《第7章 可编程接口芯片及应用.ppt》由会员分享，可在线阅读，更多相关《第7章 可编程接口芯片及应用.ppt（92页珍藏版）》请在三一办公上搜索。
1、T,拓宽教育网,开始,学习愉快,画面宁静,使人可以安静的进入学习状态,唤醒人的学习意识.宁静以致远,新编16/32位微型计算机原理及应用,李继灿 主编,微机与外设交换信息,都必须通过接口电路来实现。随着大规模集成电路技术的发展，现已生产了各种各样通用的可编程接口芯片，不同系列的微处理器都有其标准化、系列化的接口芯片可供选用。因此，学会典型通用接口芯片的工作原理和使用方法，是掌握微机接口技术的重要基础。本章主要介绍Intel系列的8255A、8250、8253-5、8259A等几种典型通用的接口芯片,第7章 可编程接口芯片及应用,7.1 接口的分类及功能,7.2 可编程计数器/定时器8253-5
2、,7.3 可编程中断控制器8259A,7.4 可编程并行通信接口芯片8255A,7.5 可编程串行异步通信接口芯片8250,7.6 新型通用I/O接口标准,7.1 接口的分类及功能一、接口的分类 按接口的功能可分为通用接口和专用接口两类。通用接口适用于大部分外设，如行式打印机、电传打字机和键盘等都可经通用接口与CPU相连。通用接口又可分为并行接口和串行接口。并行接口是按字节传送的；串行接口和CPU之间按并行传送，而和外设之间是按串行传送的。专用接口仅适用于某台外设或某种微处理器，用于增强CPU的功能。此外，在微机控制系统中专为某个被控制的对象而设计的接口，也是专用接口。,二、接口的功能 接口的
3、功能很丰富，视具体的接口芯片而定，其主要的功能有：(一)缓冲锁存数据 通常CPU与外设工作速度不可能完全匹配,在数据传送过程中难免有等待的时候。为此，需要把传输数据暂存在接口的缓冲寄存器或锁存器中，以便缓冲或等待；而且，要为CPU提供有关外设的状态信息，如外设“准备好”、“忙”，或缓冲器“满”、“空”等。(二)地址译码 在微机系统中，每个外设都被赋予一个相应的地址编码，外设接口电路能进行地址译码，以选择设备。,(三)传送命令 外设与CPU之间有一些联络信号,如外设的中断请求，CPU的响应回答等信号都需要接口来传送。(四)码制转换 在一些通信设备中，其信号是以串行方式传输的，而计算机的代码是以并
4、行方式输入输出的，这就需要进行并行码与串行码的互相转换；在转换中，根据通信规程还要加进一些同步信号等，这些工作也是接口电路要完成的任务之一。(五)电平转换 一般CPU输入输出的信号都是TTL电平，而外设的信号就不一定是TTL电平。为此，在外设与CPU连接时，要进行电平转换，使CPU与外设的电压(或电流)相匹配。,7.2 可编程计数器/定时器8253-5,8253-5是可编程计数器/定时器。一、8253-5的引脚与功能结构 8253-5是一种24脚封装的双列直插式芯片。,8253-引脚的定义如下:D0D7:数据线。A0、A1:地址线，用于选择3个计数器中的一个及选择 控制字寄存器。RD:读控制信
5、号，低电平有效。WR：写控制信号，低电平有效。CS：片选端，低电平有效。CLK02：计数器0#、1#、2#的时钟输入端。GATE02:计数器0#、1#、2#的门控制脉冲输入端,由外部设备送入门控脉冲。OUT02：计数器0#、1#、2#的输出端，由它接至 外部设备以控制其启停。8253-5的功能体现在两个方面,即计数与定时。两者的工作原理在实质上是一样的，都是利用计数器作减1计数，减至0发信号；两者的差别只是用途不同。,二、8253-5的内部结构和寻址方式,(一)内部结构 8253-5的内部结构有3个独立结构完全相同的16位计数器和1个8位控制字寄存器。在每个计数器内部,又可分为计数初值寄存器C
6、R、计数执行部件CE和输出锁存器OL 3个部件，它们都是16位寄存器，也可以作8位寄存器来用。在计数器工作时,通过程序给初值寄存器CR送入初始值，该值再送入执行部件CE作减1计数；而输出锁存器OL则用来锁存CE的内容，该内容可以由CPU进行读出操作。(二)寻址方式 8253-5内部有3个计数器和1个控制字寄存器,可通过地址线A0、A1，读写控制线RD、WR与选片CS进行寻址,并实现相应的操作,三、8253-5的6种工作方式及时序关系 8253-5的方式控制字格式如图7.4所示，各计数器有6种可供选择的工作方式，以完成定时、计数或脉冲发生器等多种功能。,(一)方式 计数结束产生中断8253-5在
7、方式0工作时，有以下特点：(1)当写入控制字后，OUT端输出低电平作为起始电平，计数初值装入计数器后,输出仍保持低电平。若GATE端的门控信号为高电平，当CLK端每来一个计数脉冲，计数器就作减1计数，当计数值减为0时，OUT端输出变为高电平，若要使用中断，则可以用此电平变化向CPU发中断请求。,(2)GATE为计数控制门。方式0的计数过程可由门控信号GATE控制暂停，即当GATE=1时，允许计数；GATE=0时，停止计数。GATE信号的变化并不影响输出OUT端的状态。(3)计数过程中可重新装入计数初值。如果在计数过程中，重新写入某一计数初值，则在写完新的计数值后，计数器将从该值重新开始作减1计
8、数。,(二)方式1 可编程单稳触发器,(1)写入控制字后，OUT端输出高电平作为起始电平。当计数初值送到计数器后，若无GATE的上升沿，不管此时GATE输入的触发电平是高电平还是低电平,都不开始减1计数，必须等到GATE端输入正跳变触发脉冲时,计数过程才会开始。(2)工作时,由GATE输入触发脉冲的上升沿使OUT变为低电平，每来一个计数脉冲，计数器作减1计数，当计数值减为0时,OUT再变为高电平。OUT端输出的单稳负脉冲的宽度为计数器的初值乘以CLK端输入脉冲周期。(3)如果在计数器未减到0时,门控端GATE又来一触发脉冲,则由下一个时钟脉冲开始,计数器将从初始值重新作减1计数.当减至0时，输
9、出端又变为高电平。这样,使输出脉冲宽度延长。,(三)方式2 分频器（又叫分频脉冲产生器）此方式是n分频计数器,n是写入计数器的初值。写入控制字后，OUT端输出高电平作为起始电平。当计数初值写入计数器后，从下一个时钟脉冲起，计数器开始作减1计数。当减到1时，OUT端输出将变为低电平。当计数端CLK输入n个计数脉冲后,在输出端OUT输出一个n分频脉冲,其正脉冲宽度为（n-1）个输入脉冲时钟周期,而负脉冲宽度只是一个输入脉冲时钟周期。GATE用来控制计数,GATE=1,允许计数；GATE=0，停止计数。因此，可以用GATE来使计数器同步。要注意的是，在方式2下，不但高电平的门控信号有效，上升跳变的门
10、控信号也是有效的。,(四)方式3 方波频率发生器 此方式类似于方式2，但输出为方波或者为对称的矩形波。当写入控制字后,OUT端输出低电平作为起始电平，装入计数值n后，OUT端输出变为高电平。如果当前GATE为高电平，则立即开始作减1计数。当计数值n为偶数时，每当计数值减到n/2时，则OUT端由高电平变为低电平，并一直保持计数到0，故输出的n分频波为方波;当n为奇数时，输出分频波高电平宽度为(n+1)/2计数脉冲周期，低电平宽度为(n-1)/2计数脉冲周期。,(五)方式4 软件触发选通脉冲 按方式4工作时，写入控制字后，输出OUT变为高电平。当由软件触发写入初始值后，计数器作减1计数，当计数器减
11、到0时,在OUT端输出一个宽度等于一个计数脉冲周期的负脉冲。若GATE=1,允许计数;GATE=0，停止计数。(六)方式5 硬件触发选通脉冲 此方式类似于方式4，所不同的是GATE端输入信号的作用不同。按方式5工作时，由GATE输入触发脉冲，从其上升沿开始，计数器作减1计数，计数结束时，在OUT端输出一个宽度等于一个计数脉冲周期的负脉冲。在此方式中，计数器可重新触发。在任何时刻，当GATE触发脉冲上升沿到来时，将把计数初值重新送入计数器，然后开始计数过程。,中断控制器是专门用来处理中断的控制芯片。它的功能是在有多个中断源的系统中,协助CPU实现对外部中断请求的管理，对它们进行优先权排队后选中当
12、前优先权最高的中断请求向CPU发出中断请求信号；并且，当CPU响应中断请求进入中断服务子程序之后，如果有某个新的外部中断请求的优先权高于当前正在处理的最低优先权时,中断控制器还能让此中断通过而到达CPU的可屏蔽中断请求信号INTR端,从而实现中断嵌套。8259A就是一个可编程的输入端中断控制器，其功能很强，也很灵活，但使用时比较复杂。Intel 8259A芯片有以下工作特点：,7.3 可编程中断控制器8259A,Intel 8259A芯片有以下工作特点：（1）单片8259A能管理8级中断。若采用级联工作方式，可 用9片8259A构成64级主从式中断系统。（2）8259A可以通过编程工作于多种不
13、同的方式，从而能方 便地满足多种类型微机中断系统的需要。（3）8259A采用NMOS工艺制造，只需要一组5V电源。,一、8259A的引脚与功能结构一 8259A的引脚与功能结构芯片片脚定义如下：D0D7：8根双向数据线。在小系统中,它们直接和CPU的数据总线相连；在大系统中，它们一般通过总线驱动器间接与CPU相连。WR：写控制信号，低电平有效。它用来通知8259A准备从数据线上接收数据，这些数据实际上就是CPU发往8259A的命令字。RD：读控制信号,低电平有效。它用来通知8259A将其内部某个寄存器的内容读到CPU的数据总线上。CS：片选信号端，低电平有效。它通过地址译码逻辑电路与地址总线相
14、连，用于选通8259A。,A0：地址线。它用来指出当前8259A的两个端口中被访问的是奇地址（较高8位地址）还是偶地址（较低8位地址）。在8088中，由CPU的A0接入8259的A0端；而在8086中，则由CPU的A1接入8259的A0端。这样连接是为了能同时满足在8位或16位两种系统中，都能使所有的数据传输利用16位总线的低8位。IR0IR7：8级中断请求输入端。它用于接收来自I/O设备的外部中断请求。在主从级联方式的复杂系统中，主片的IR0IR7端分别与各从片的INT端相连，用来接收来自从片的中断请求。INT：中断请求信号（输出）。它连至CPU的INTR端，用来向发中断请求信号。,INTA
15、：中断应答线(输入)。它连至CPU的INTA端，用于接收来自CPU的中断应答信号。当接收CPU的应答信号后，8259A就把中断向量类型号送到数据总线。并且，CPU将在中断应答信号的第2个INTA负脉冲结束时，读取数据总线上的中断类型号。SP/EN：此引脚是一个双功能的双向信号线，分别表示两种工种方式。当8259A片采用缓冲方式时，则SP/EN端作为输出信号线EN；当8259A片采用主从工作方式（即非缓冲方式）时,则SP/EN端作为输入信号线SP。在缓冲工作方式中，当EN有效时，作为输出信号允许数据总线缓冲器选通，使数据由8259A通过缓冲器读出至CPU。当EN无效时，表示CPU将使数据写入82
16、59A。,在主从工作方式中，作为输入信号，由该输入引脚的电平来区分“主”或“从”8259A，若输入高电平,即SP=1，则本片为“主”8259A,若输入低电平,即SP=0,则为”从”8259A。CAS0CAS2：3根级联控制信号。系统中最多可以把8级中断请求扩展为64级主从式中断请求，对于“主”8259A,CAS0CAS2为输出信号，对于“从”8259A，CAS0CAS2为输入信号。在主从级联方式系统中，将根据“主”8259A的这3根引线上的信号编码来具体指明是哪一个8259A“从”片。,二、8259A内部结构框图和中断工作过程,8259A的8个功能部件组成一个有机的整体，共同协调处理它的整个中
17、断工作过程，其中断过程执行步骤如下：(1)当外部中断源使8259A的一条或几条中断请求线(IR0 IR7)变成高电平时，则先使IRR的相应位置“1”。(2)系统是否允许某个已锁定在IRR中的中断请求进入ISR寄 存器的对应位,可用IMR对IRR设置屏蔽或不屏蔽来控制.如果已有几个未屏蔽的中断请求锁定在ISR的对应位,还 需要通过优先级判别器即进行裁决，才能把当前未 屏蔽的最高优先级的中断请求从INT输出，送至CPU的 INTR端。,(3)若是处于开中断状态，则它在执行完当前指 令,就用INTA作为响应信号送至8259A的INTA。8259A 在收到CPU的第1个中断应答INTA信号后，先将IS
18、R 中的中断优先级最高的那一位置“1”，再将IRR中刚才 置“1”的相应位复位成“0”。(4)8259A在收到第2个INTA信号后，将把与此中断相对应 的一个字节的中断类型n从一个名为中断类型寄存器 的内部部件中送到数据线，CPU读入该中断类型号n，并根据它从中断向量表中取得相对于该中断类型号n 的中断向量及其指定的中断入口地址，随即可转入执 行相应的中断服务子程序。,(5)当CPU对某个中断请求做出的中断响应结束后，8259A将 根据一个名为方式控制器的结束方式位的不同设置，在 不同时刻将ISR中置1“的中断请求位复“0”。具体地说，在自动结束中断(AEOI)方式下，8259A会将ISR中原
19、来在 第1个INTA负脉冲到来时设置的“1”(即响应此中断请求 位)在第2个INTA脉冲结束时，自行复位成“0”。若是非 自动结束中断方式(EOI)，则ISR中该位的“1”状态将一 直保持到中断过程结束，由CPU发EOI命令才能复位成“0”。,三、8259的控制字格式 8259A的强大中断处理功能和各种灵活的工作方式,都是通过编程来设置的，具体地说,是对8259A内部有关寄存器写入控制命令字来实现控制的。按照控制字功能及设置的要求不同，可分为两种类型的命令字：(1)初始化命令字ICW（Initialization Command Word）：ICW1ICW4，它们必须在初始化时分别写入4个相应
20、的寄存器。并且，一旦写入，一般在系统运行过程中就不再改变。(2)工作方式命令字或操作命令字OCW（Operation Command Word）:OCWOCW3，它们必须在设置初始化命令后方能分别写入3个相应的寄存器。它们用来对中断处理过程进 行动态的操作与控制。在一个系统运行过程中，操作命令字可以被多次设置。,四、8259A应用举例 在IBM PC/XT机中，只用1片8259A中断控制器，用来提供8级中断请求，其中IR0优先级最高，IR7优先级最低。它们分别用于日历时钟中断、键盘中断、保留、网络通信、异步通信中断、硬盘中断、软盘中断及打印机中断。8259A片选地址为20H、21H。8259A
21、使用步骤如下：1 初始化 MOV AL，13H；写ICW1，单片，边沿触发，要ICW4 OUT 20H，AL MOV AL，8；写ICW2，中断类型号从8开始 OUT 21H，AL MOV AL，0DH；写ICW4，缓冲工作方式，8088/8086配置 OUT 21H，AL MOV AL，0；写OCW1，允许IR0IR7全部8级中断请求 OUT 21H，AL,2 送中断向量入口地址 例如，异步通信中断IR4，其中断向量类型号为8+4=12(0CH)，则中断入口地址的偏移量（IP值）与段地址（CS）在入口地址表中的存放地址为124=48(30H)，49(31H)，50(32H)，51(33H)。
22、其中30H、31H存放指令指针IP；32H，33H存放指令段码CS。3 中断子程序结束 由于8259A采用中断工作方式，且ICW4中的位（即）为，这意味着采用正常结束中断，因此，在中断子程序结束前必须发EOI命令和IRET命令。MOV AL，20H：写OCW2命令，使ISR相应位复位(即发EOI命令)。OUT 20H，ALIRET；开放中断允许，并从中断返回 4 中断嵌套 为了使中断嵌套，即在中断响应过程中，允许比本中断优先级高的中断进入，只要在进入中断处理程序后，执行开中断指令STI即可达到此目的。,.4 可编程并行通信接口芯片8255A,8255A是一种可编程并行通信接口芯片，其功能与通用
23、性更强。一、8255A芯片引脚定义与功能,.数据端口、8255A的3个8位数据端口A、B、C各有不同特点，可以由设计者用软件使它们分别作为输入端口或输出端口。在实际使用中，A口与B口常常作为独立的输入端口或者输出端口，C口则配合A口和B口工作。具体地说，C口常常通过控制命令分成为2个4位端口，每个4位端口包含1个4位的输入缓冲器和1个4位的输出锁存器/缓冲器，它们分别用来为A口和B口输出控制信号和输入状态信号。.A组控制和B组控制部件这两组控制部件有两个功能:一是接收来自芯片内部数据总线上的控制字；二是接收来自读写控制逻辑电路的读/写命令,以此来决定两组端口的工作方式和读/写操作.,.读/写控
24、制逻辑电路读/写控制逻辑电路的功能是负责管理8255A的数据传输过程。它接收CS及来自地址总线的信号A1、A0（在8086总线中为A2、A1）和控制总线的信号RESET、WR、RD,将它们组合后,得到对A组控制部件和B组控制部件的控制命令,并将命令送给这两个部件，再由它们完成对数据、状态信息和控制信息的传输。.数据总线缓冲器它是一个双向三态的8位数据缓冲器，8255A正是通过它与系统数据总线相连。输入数据、输出数据、CPU发给8255A的控制字都是通过该部件传递的。,二、8255A寻址方式8255A内部有3个I/O端口和一个控制字端口,通过地址线A0、A1，读写控制线RD、WR与片选端CS进行
25、寻址并实现相应的操作。,三、8255A的3种工作方式(一)方式0方式0是基本的输入输出工作方式 方式0有以下特点：(1)任何一个端口都可用作输入或输出。(2)由A口、B口、C口高4位与C口低4位4组组合成16种不同的输入/输出组态。(二)方式1方式1和方式0不同，它要利用端口C所提供的选通信号和应答信号，来控制输入/输出操作。所以,方式1又称为选通输入输出方式,(三)方式2此方式称为选通双向传输，仅适用于端口A。INTRA：中断请求信号，高电平有效。端口A完成一次输入或输出数据操作后，可通过INTRA向CPU发中断请求。STBA：输入选通信号，低电平有效。当STBA有效时，把外设输入的数据信号
26、锁存入端口A。IBFA：输入缓冲器满，高电平有效。当IBFA有效时，表示已有一个数据送入端口A，等待CPU读走。此信号可供CPU作输入查询用。OBFA：输出缓冲器满，低电平有效。当OBFA有效时，表示CPU已将一个数据写入端口A，通知外设，可以将其取走。ACKA：外设应答信号，低电平有效。当ACKA有效时，表示端口A输出的数据已送到外设。INTE1：A口输出中断允许信号(在片内)。可以由软件通过对PC6的置位或复位来加以允许或禁止。INTE2：A口输入中断允许信号(在片内)。可以由软件对PC4的置位或复位来加以允许或禁止,四、时序关系按方式0工作时，因为外设与8255A之间的数据交换没有时序控
27、制，所以只能作为简单的输入输出和用于低速并行数据通信。而按方式1工作时，设与CPU可以进行实时数据通信。,从时序图上，可以把它们的工作过程归纳如下：(1)当数据端口作为输入工作时，在STB有效时，外设输入数据存入端口，并发出IBF有效信号，该信号可供外设作通信联络信号，也可以由CPU查询C口相应位获得。当CPU对该数据口进行读入操作后，由RD上升沿使IBF复位,为下一次输入数据做好准备。如果该数据端口中断允许INTE置位，则在STB信号回复到高电平时，8255A通过INTR向CPU发中断请求。若CPU响应该中断请求，读取该数据端口的输入数据，则由RD下降沿使INTR复位,为下一次数据输入请求中
28、断做好准备。,(2)当数据端口作为输出口时,在CPU把数据写入端口后，由WR的上升沿使OBF有效并使INTR复位。OBF输出通知外设可以取走端口的输出数据。当外设取走一个数据时,应向8255A发回应答信号ACK。ACK的有效低电平可以使OBF复位，为下一次输出做好准备。如果该端口输出中断允许INTE位置位，则当ACK回到高电平时，8255A可以通过INTR发输出中断请求。若CPU响应该中断请求,又可以把下一次输出数据写入数据端口。(3)当数据端口既作输入又作输出选通双向传送时,其时序图上所表示的工作过程将是以上输入时序与输出时序的综合，故不再详述。,五、8255A应用举例 8255A作为通用的
29、并行输入/输出接口芯片，常用于CPU与外设之间，CPU可以通过8255A将数字量送往外设，也可以通过8255A将数字量从外设读入CPU。当8255A用作矩阵键盘接口时，既有输入操作，又有输出操作，用一片8255A构成4行4列的非编码键盘电路,7.5 可编程串行异步通信接口芯片8250,8250是一种可编程的串行异步通信接口芯片。它支持异步通信规程；芯片内部设置时钟发生电路，并可以通过编程改变传送数据的波特率；它提供MODEM所需的控制信号和接收来自MODEM的状态信息，极易通过MODEM实现远程通信；它具有数据回送功能，为调试自检提供方便。,一、串行异步通信规程(PROTOCOL)在详细介绍可
30、编程串行异步通信接口芯片8250之前，首先要了解串行异步通信规程。行异步通信规程是把一个字符看作一个独立的信息单元，每一个字符中的各位是以固定的时间传送。因此，这种传送方式在同一字符内部是同步的，而字符间是异步的。在异步通信中收发双方取得同步的方法是采用在字符格式中设置起始位和停止位的办法。在一个有效字符正式发送之前，先发送一个起始位,而在字符结束时发送1个2个停止位。当接收器检测到起始位时，便能知道接着是有效的字符位，于是开始接收字符，检测到停止位时，就将接收到的有效字符装载到接收缓冲器中。,串行异步通信格式如下：(1)起始位，它一定是逻辑0电平。(2)数据位(5到8位)。它紧跟在起始位后，
31、是要被传送的数 据。传送时，先传送低位，后传送高位。(3)奇偶校验位。占1位，奇校验或偶校验。(4)停止位。可以是1位、1.5位或2位，它一定是逻辑1电 平。,二、8250芯片引脚定义与功能D7D0：数据线，CPU和8250通过此 数据线传送数据或命令。A2，A1，A0：地址选择线，用来选择8250内部寄存器。它们通常接地址线A2，A1，A0。ADS：地址锁存输入引脚，当ADS=0时，选通地址A、A1、A0和片选信号，当ADS=1时，便锁存A2、A1、A0和片选信号。实用中,ADS接地便可。,CS0，CS1，CS2：片选输入引脚。当CS0，CS1为高电平，CS2为低电平时，则选中8250。DI
32、STR，DISTR：数据输入选通引脚。当DISTR为高电平或DISTR为低电平时，CPU就能从8250中读出状态字或数据信息。MR：复位信号,高电平有效。一般接系统复位信号RESET。DDIS：禁止驱动器输出引脚。当CPU读8250时，DDIS输出低电平。在PC/XT异步适配器上，DDIS悬空不用。CS OUT：片选中输出信号。当CS OUT为高电平时，表示CS0，CS1，CS2信号均有效，即8250被选中。,XTAL1，XTAL2：时钟信号输入和输出引脚。如果外部时钟从XTAL输入，则XTAL可悬空不用；也可在XTAL和XTAL之间接晶体振荡器。RCLK：接收时钟输入引脚。通常直接连到BAU
33、D OUT输出引脚，保证接收与发送的波特率相同。BAUDOUT：波特率输出引脚。由8250内部时钟发生器分频后输出.SIN：串行数据输入引脚。SOUT：串行数据输出引脚。,INTRPT：中断请求输出引脚。当中断允许寄存器IER相应位置1时，若有下列中断事件出现，则INTRPT引脚会输出有效高电平：(1)接收器数据错；(2)接收器数据有效；(3)发送缓冲器空；(4)调制解调器(MODEM)状态寄存器的低2位中有置1位。中断服务结束或系统复位后，INTRPT被置为低电平。,RTS：请求发送输出引脚。当RTS为低电平时，通知MODEM或数据装置，8250已准备发送数据了。CTS：清除发送(即允许发送
34、)的输入引脚。当CTS为低电平时，表示本次发送结束，而允许发送新的数据。DTR：数据终端就绪输出引脚。当DTR为低电平时，就通知MODEM或数据装置，8250已准备好可以通信了。DSR：数据装置准备好输入引脚。当DSR为低电平时，表示MODEM或数据装置与8250已建立通信联系，传送数据已准备就绪。,RLSD：载波检测输入引脚。当RLSD为低电平时，表示MODEM或数据装置已检测到通信线路上送来的信息，指示应开始接收。RI：振铃指示输入引脚。当RI为低电平时，表示MODEM或数据装置已接收到了电话线上的振铃信号。OUT1：用户指定的输出引脚。可以通过对8250的编程使OUT1为低电平或高电平。
35、,OUT2：用户指定的另一输出引脚。也可以通过对8250的编程使OUT2为低电平或高电平。DOSTR,DOSTR:数据输出选通的输入引脚。当DOSTR为高电平或DOSTR为低电平时，CPU就能将数据或命令写入8250。,8250芯片内部结构是由10个内部寄存器,数据缓冲器和寄存器选择与I/O 控制逻辑组成.通过微处理器的输入/输出指令可以对10个内部寄存器进行操作,以实现各种异步通信的要求.,三、8250芯片的内部结构和寻址方式,需要说明的是表7.5中I/O口地址(3F8H3FEH)是由IBM PC/XT机的地址译码器提供的(串行口1)。当8250用于其他场合时,表中I/O的口地址应由8250
36、所在电路的地址译码器决定。,四、8250内部控制状态寄存器的功能1.发送保持寄存器(3F8H)发送时，CPU将待发送的字符写入发送保持寄存器中，其中第0位是串行发送的第1位数据。2.接收数据寄存器(3F8H)该寄存器用于存放接收到的1个字符。3.线路控制寄存器(3FBH)该寄存器规定了异步串行通信的数据格式。,4.波特率因子寄存器(3F8H，3F9H)8250芯片规定当线路控制寄存器写入D7=1时，接着对口地址3F8H、3F9H可分别写入波特率因子的低字节和高字节，即写入除数寄存器(L)和除数寄存器(H)中。而波特率为1.8432MHz/(波特率因子16)。,5.中断允许寄存器(3F9H)该寄
37、存器允许8250 4种类型中断(相应位置1)，并通过IRQ4向8088CPU发中断请求。6.中断标识寄存器(3FAH)可以用来判断有无中断与哪一类中断请求。7.线路状态寄存器(3FDH)该寄存器向CPU提供有关数据传输的状态信息。读入时，各数据位等于1有效，读入操作后各位均复位。除D位外，其他各位还可被CPU写入，同样可以产生中断请求。8.Modem控制寄存器(3FCH)该寄存器控制与调制解调器或数传机的接口信号。,9.Modem状态寄存器(3FEH)该寄存器反映了调制解调器控制线的当前状态，同时提供了4位控制输入的状态变化信息。各数据等于1为有效。各位含义如下：,五、8250通信编程对825
38、0编制通信软件时，首先应对芯片初始化，然后按程序查询或中断方式实现通信。1.8250初始化 8250的初始化需完成以下工作：(1)设置波特率。例如，设波特率为9600，则波特率因子N=12 MOV DX，3FBH MOV AL，80H；设置波特率 OUT DX，AL MOV DX，3F8 MOV AL，12 OUT DX，AL INC DX MOV AL，0 OUT DX，AL；3F9H送0,(2)设置串行通信数据格式 例如，数据格式为8位，1位停止位，奇校验。MOV AL，BH MOV DX，3FBH OUT DX，AL(3)设置工作方式 无中断：MOV AL，3；OUT、OUT均为1 MO
39、V DX，3FCH OUT DX，AL 有中断：MOV AL，BH；OUT2=0,允许INTRT去申请中断 MOV DX，3FCH OUT DX，AL 循环测试：MOV AL，13H MOV DX，3FCH OUT DX，AL,2.程序查询方式通信编程采用程序查询方式工作时，CPU可以通过读线路状态寄存器(3FDH)查相应状态位(D0与D5位)，来检查接收数据寄存器是否就绪(D0=1)与发送保持器是否空(D5=1)。发送程序：TR：MOV DX，3FDH I AL，DXTEST AL，20HJZ TRMOV AL，SI；从SI中取出发送数据MOV DX，3F8HOUT DX，AL 接收程序 R
40、E：MOV DX，3FDHI AL，DXTEST AL，1,JZ REMOV DX，3F8HI AL，DXMOV DI，AL；读入数据存入DI中3.用中断方式编程在IBM PC 机中使用8250中断方式进行通信编程要完成以下几个步骤：(1)对8259A中断控制器进行初始化，允许中断优先级4。MOV AL，13H；单片使用，需要ICWMOV DX，20HOUT DX，AL;ICWMOV AL，8；中断类型号为08H0FHIC DXOUT DX，AL；ICWIC AL；缓冲方式，/8086OUT DX，AL；ICWMOV AL，8CH；允许0，1，4，5，6级中断OUT DX，AL；送中断屏蔽字O
41、CW,(2)设置中断向量IRQ4对IRQ4，中断类型号为0CH，0CH4=30H。因此，应在30H，31H存放IP值，32H，33H存放CS值。设中断服务程序入口地址为2000：100 XO AX，AX MOV DS，AX MOV AX，100H MOV OD T0030H，AX；送100H到00030H和 00031H内存单元中 MOV AX，2000H MOV OD T0032H，AX；送2000H到00032H和00033H内存单元中,(3)对8250送中断允许寄存器(3F9H)设置允许/屏蔽位。例如，允许发送与接收中断请求。MOV AL，3MOV DX，3F9HOUT DX，AL(4)
42、在中断结束返回时，需要对8259A发EOI命令，保证8250可以重新响应中断请求。MOV AL，20HMOV DX，20HOUT DX，AL；发EOI命令，OCWIRET；开中断允许，并从中断返回,随着外设发展趋势的日益多样化，原有接口标准各自独立、互不兼容的状况显得越来越不适应共享的需求，迫切需要设计和使用一些具有广泛兼容性的通用外设接口标准。这里介绍目前已获得广泛应用并具有很好发展前景的3种通用外设接口标准：USB、IEEE1394和SCSI。一、USBUSB(universal serial bus)是通用串行总线的简称，它是一种新型的外设接口标准。从1994年推出以来，现已有USB1.
43、0、USB1.1和USB2.0等几个版本。,7.6 新型通用I/O接口标准,1.USB的性能特点（1）通用性强USB采用一种通用的连接器来连接多种类型的外设，其外型为4针插头，可替代主机箱后板上的各种串行/并行接口，直接实现对各种常规I/O设备、部分多媒体设备、通信设备以及家用电器的插接。在设计上，允许1个USB主控机连接多达127个外设。（2）连接简便USB支持热插拔连接和即插即用。也就是说，在主机不切断电源的情况下，可直接插拔外设，并且，USB还能自动识别设备的接入和移走。,（3）数据传输速度较快USB的数据传输速度可达到普通接口的10倍（并口）或100倍（串口）以上。例如，USB2.0
44、在高速方式下，其数据传输速度可达到480MB/s。（4）自备电源USB为低功耗USB设备（如USB键盘、USB鼠标等）提供了5V、500mA的自备电源，同时还采用了APM(先进电源管理)技术，有效地节省了系统能源。,2.USB系统组成USB系统由硬件和软件两部分组成。,USB硬件部分:USB主机是一个带有USB主控制器的PC机（宿主），它是USB系统的主控者。主控制器通过根Hub（集线器）分别完成对数据传输的初始化和设备的接入。当每一次外设与USB交换数据时，都是由根Hub来组织的。根Hub有USB硬件部分的组成两个端口：一个可直接连接USB功能设备（如打印机）；另一个是USB Hub，通过它
45、可以将更多的USB 功能设备串在一起再并接到根Hub上。各种功能设备就是插在Hub上的几种外设，它们都是通过USB总线来传输数据或控制信息的。,USB软件部分:主要包括3个驱动程序模块：一.USB设备驱动程序，它负责处理USB设备的I/0请求，并完成对目标设备进行数据传输的设置；二.USB驱动程序，它负责在设备设置时获取描述符寄存器中有关USB设备的特征信息,并据此在请求发生时组织数据传输；三.主控制器驱动程序，它完成对USB交换的调度，并通过Hub完成对交换的初始化。,3.USB的传输类型USB的传输类型实质上是指USB的数据流类型。USB支持4种数据流类型，即控制信号流、块数据流、中断数据
46、流和实时数据流。与数据流类型相对应，USB有4种基本的传输类型，即控制传输、批传输、中断传输和等时传输。（1）控制传输控制传输是指控制信号流的传输，它是双向的。当USB设备加入系统时，USB系统软件与设备之间将建立起控制信号流以发送控制信号。它的传输通常会经历Setup、Data与Status 3个阶段。在Setup阶段，主机给设备发出命令；在Data阶段，将传输由Setup阶段所设定的数据；在Status阶段，设备将向主机发回联络（握手）信号。控制传输主要用作配置设备，如给数码相机传送继续、暂停或停止等控制信号。,(2)批传输批传送是指对块数据流的传输，它可以是单向的，也可以是双向的，用于传
47、送对时间性要求不强而对正确性却要求很高的块数据流。在批传输过程中，如出现错误，会自动重传。例如，扫描仪、打印机以及静态图片输入等。(3)中断传输中断传输是指对中断数据流的传输，它是一种仅由设备输入到主机的单向数据流。例如，像键盘、鼠标等输入设备即采用这种方式。USB的中断是查询类型，主机要不断地查询端点是否有中断请求输入：如有，则处理；如无，则继续查询。其查询速度可达到1KHz。(4)等时传输等时（同步）传输是指对实时数据流的传输，它可以是单向的，也可以是双向的，用于传输连续性、实时性的数据。这种传输方式的特点是速率固定、时间性强，不要求出错时重传，其传输的最大数据包为1024B/ms。如数码
48、相机、数字声音设备、视频设备等就采用这种方式。,二、SCSISCSI（small comgputer system interface）是小型计算机系统接口的简称，它是一种高智能接口，开始用于小型计算机系统中，后逐渐发展成为与采用SCSI接口标准的外部设备连接的接口标准，主要用于混接各种硬驱、光驱、磁带机、打印机、扫描仪以及通信设备等。现已发展到网络服务器、工作站和Pentium系统中，成为ANSI(美国国家标准局)标准。,1SCSI的主要性能特点（1）SCSI是一种通用性很强的系统级接口，它是连接主适配器和智能外设控制器之间的并行I/O接口，其接口总线由8条数据线、9条控制线和1条奇偶校验线
49、组成。它采用50芯（对SCSI-1）或68芯（对SCSI-2）扁平电缆不等，数据宽度为16/32位。在通信时，它通过一组通用的命令去控制各种设备，不需要考虑外设的物理特性。总线上可以菊花链形式最多连接8个外设。在Pentium系统中，通常是由一个主适配器HBA连接最多7个外设。（2）接入SCSI的各设备之间无固定的主从关系，可根据I/O操作的不同情况而异，因此每一个设备既可以作为启动设备，也可以作为目标设备。（3）SCSI的总线时钟频率为5MHz，可按同步方式或异步方式传输数据。其同步方式数据传输率是5MHz，异步方式数据传输率是2.5MHz。最多能支持32个硬盘。,(4)SCSI可分为单端传
50、送方式和差分传送方式。单端 SCSI的电缆不能超过6m，而采用差分方式时的传送 距离可达25m.(5)由于SCSI设备是智能设备，对SCSI总线乃至主机都屏蔽了实际外设的固有物理属性（如磁盘柱面数、磁头数等参数），因而，在各SCSI设备之间就可以用一套标准的命令进行数据传送，这就为系统的升级或系列化提供了方便的条件。,(6)连接在SCSI总线上的智能设备称为SCSI设备。对系统中 的每个SCSI设备都赋予了惟一的设备号ID7ID0，其中，ID7的设备具有最高优先权，而ID0的设备则具有最低优先权。当几个设备同时竞争总线时，则这些竞争的设备将在冲裁阶段以自己的设备号驱动数据线中相应的位线（如ID
