计算机组成原理课程设计报告1.doc

《计算机组成原理课程设计报告1.doc》由会员分享，可在线阅读，更多相关《计算机组成原理课程设计报告1.doc（17页珍藏版）》请在三一办公上搜索。

1、计算机组成原理课程设计报告姓 名： 班 级： 学 号： 指导老师： 赵孟德 二一一年 5 月 31 日目 录第一章 实训任务概述11.1实训目的11.2 实训任务1第二章 题目结果32.1 指令的执行流程32.11“异或”指令32.12 读取指令32.2 储存器32.3 运算器42.4 硬件系统42.5 运算器的组成及设计6第三章 图表格式73.1 “异或”指令73.2 读取指令73.3 “OUT”指令83.4 储存器83.5 设计计算机运算器93.6 运算器的组成及设计11第四章 个人总结124.1 主要结论124.2 对实训的认识12参考文献14致 谢15第一章 实训任务概述1.1实训目的

2、通过本周的实训，使我们对计算机组成与体系结构这门课有一个更深入的了解。主要要了解计算机的硬件组成、微操作以及储存器中的地址变换等。将我们在课堂上所学的理论知识应用于实践。1.2 实训任务1、参考给出的或者课本上的计算机的硬件（应有中断功能）组成，写出完成下面给定的指令格式的指令的执行流程；（1）累加器内容完成“异或”运算“异或” 指令的指令格式操作码 DR SR（2）把一个内存单元中的内容读到所选择的一个累加器中。操作码 DR SR(3)以下五条机器指令为选做题目，给出指令执行流程（选做要求：(组号 mod 5)+1=红色题目编号）：IN（输入）、ADD（二进制加法）、STA（存数）、OUT（

3、输出）、JMP（无条件转移），其指令格式如下：助记符 机器指令码 说明IN 0000 0000 “INPUT DEVICE”中的开关状态R0ADD addr 0001 0000 R0+addr R0STA addr 0010 0000 R0 addrOUT addr 0011 0000 addr BUSJMP addr 0100 0000 addrPC2、以下三道为选做题目（选做要求：(组号 mod 3)+1=红色题目编号）某机器中，已知配有一个地址空间为(00001FFF)16的ROM区域，现在用几个SRAM芯片（8K8位）形成一个16K16位的RAM区域，起始地址为2000H。假设SRAM

4、芯片有CS和WE控制端，CPU地址总线A15A0 ，数据总线为D15D0 ，控制信号为R / W（读 / 写），MREQ（当存储器读或写时，该信号指示地址总线上的地址是有效的）。要求：（1） 满足已知条件的存储器，画出地址码方案。（2） 画出ROM与RAM同CPU连接图。要求用128K16位的SRAM芯片设计512K16位的存储器，SRAM芯片有两个控制端：当 CS 有效时该片选中。当W/R=1时执行读操作，当W/R=0时执行写操作。用64K16位的EPROM芯片组成128K16位的只读存储器。试问：。 数据寄存器多少位？ 地址寄存器多少位？ 共需多少片EPROM?画出此存储器组成框图。某机器

5、中，已知配有一个地址空间为0000H-3FFFH的ROM区域。现在再用一个RAM芯片(8K8)形成40K16位的RAM区域，起始地址为6000H,假定RAM芯片有和信号控制端。CPU的地址总线为A15-A0，数据总线为D15-D0，控制信号为R/(读/写)， (访存)，要求：（1） 画出地址译码方案。（2） 将ROM与RAM同CPU连接。3、设计计算机运算器（包括逻辑框图与指令系统，以及各指令的微程序流程图）4、了解计算机的硬件系统。就计算机的某些硬件组成部分，说明对其认识。5、运算器的组成及设计实验。验证74181的功能，并且按指定数据完成算术运算。(两组16位数相加：AAAAH+5556H

6、)第二章 题目结果2.1 指令的执行流程2.11“异或”指令“异或” 指令的指令格式操作码 DR SR（DR:数据寄存器 SR：源寄存器）这条指令实现将目标寄存器DR的内容与原寄存器SR的内容相加并将结果存入目标寄存器DR的功能。2.12 读取指令操作码 DR SR2.13 “OUT”指令 以下五条机器指令为选做题目，给出指令执行流程（选做要求：(组号 mod 5)+1=红色题目编号）：IN（输入）、ADD（二进制加法）、STA（存数）、OUT（输出）、JMP（无条件转移），其指令格式如下：助记符 机器指令码 说明OUT addr 0011 0000 addr BUS2.2 储存器某机器中，已

7、知配有一个地址空间为(00001FFF)16的ROM区域，现在用几个SRAM芯片（8K8位）形成一个16K16位的RAM区域，起始地址为2000H。假设SRAM芯片有CS和WE控制端，CPU地址总线A15A0 ，数据总线为D15D0 ，控制信号为R / W（读 / 写），MREQ（当存储器读或写时，该信号指示地址总线上的地址是有效的）。要求：（1）满足已知条件的存储器，画出地址码方案。（2） 画出ROM与RAM同CPU连接图。（1）由于ROM区域的地址空间为(00001FFF)16，所以可以选用2片8K*8位的EPROM作为ROM区。由题8K*8位的SRAM芯片扩展为16K*16位的RAM区域

8、，需要(16K*16)/(8K*8)=4块芯片，并且需要同时位扩展和字扩展，即同时需要并联和串联。ROM和RAM都需要13根地址总线（A0-A12），16根数据总线(D0-D15)。用MREQ作为2:4译码器的使能控制端，该信号低电平（有效）时，译码器工作。CPU的R/W信号与SRAM的WE端连接，当R/W=1时存储器执行读操作，当R/W=0时执行写操作。地址码方案如下： A13 A142:4译码器 MREQ Y0 Y1 Y2 Y3 ( Y0控制ROM, Y1控制RAM1,Y2控制RAM2)2.3 运算器设计计算机运算器（包括逻辑框图与指令系统，以及各指令的微程序流程图）。指令系统是指计算机系

9、统所有指令的集合，微程序是指实现一条机器指令功能的微指令序列，微指令是指实现一定操作功能的一组微命令，微命令对应着相应的微操作。这次课程设计我们参考老师给出的微指令格式设计了ADD和STA两条微指令。ADD: Ai-R0 A-R1; Ai+A-Ai; 将Ai和A从内存中读出，进行加运算后将值赋给Ai，存到内存当中。所以在ADD微指令中需要用到进位Cn、来自内存/输出到内存M、输出GI、P+1、读内存RC和写内存WC。STA: R0-addr; 在内存中读取一个地址到地址寄存器然后带回一个数据回到内存中。所以在STA微指令中需要用到来自内存/输出到内存M、输出GI、P+1、读内存器RC和读寄存器

10、RR。2.4 硬件系统 了解计算机的硬件系统。就计算机的某些硬件组成部分，说明对其认识。答：构成计算机的一般有“5大部分”，分别为：运算器、控制器、储存器、输入设备和输出设备。(1)运算器运算器用来实现算术运算和逻辑运算。主要由：算术逻辑单元（ALU）、累加器、状态寄存器、通用寄存器组等组成。算术逻辑运算单元（ALU）的基本功能为加、减、乘、除四则运算，与、或、非、异或等逻辑操作，以及移位、求补等操作。计算机运行时，运算器的操作和操作种类由控制器决定。运算器处理的数据来自存储器；处理后的结果数据通常送回存储器，或暂时寄存在运算器中。与Control Unit共同组成了CPU的核心部分。（2）控

11、制器控制器根据指令的功能产生相应的控制信号，控制其它部分的工作以便实现指令的功能。主要由程序计数器、指令寄存器、指令译码器、时序产生器和操作控制器组成，它是发布命令的“决策机构”，即完成协调和指挥整个计算机系统的操作。控制器工作的实质就是解释程序，它每次从存储器读取一条指令，经过分析译码，产生一系列操纵计算机其他部分工作的控制信号（操作命令），发想各个部件，控制各部件动作，是整个机器连续，有条不紊地运行。高级计算机中的控制器可以改变某些指令的顺序，以改善性能。对所有CPU而言，一个共同的关键部件是程序计数器，它是一个特殊的寄存器，记录着将要读取的下一条指令的存储器中的位置。（3）储存器存储器用

12、来存放数据和程序。主要功能是存储程序和各种数据，并能在计算机运行过程中高速、自动地完成程序或数据的存取。存储器是具有“记忆”功能的设备，它采用具有两种稳定状态的物理器件来存储信息。这些器件也称为记忆元件。在计算机中采用只有两个数码“0”和“1”的二进制来表示数据。记忆元件的两种稳定状态分别表示为“0”和“1”。日常使用的十进制数必须转换成等值的二进制数才能存入存储器中。计算机中处理的各种字符，例如英文字母、运算符号等，也要转换成二进制代码才能存储和操作。（4）输入设备用于把原始数据和处理这些数据的程序输入到计算机中。是计算机与用户或其他设备通信的桥梁。输入设备是用户和计算机系统之间进行信息交换

13、的主要装置之一。键盘，鼠标，摄像头，扫描仪，光笔，手写输入板，游戏杆，语音输入装置等都属于输入设备。输入设备（InputDevice）是人或外部与计算机进行交互的一种装置，用于把原始数据和处理这些数的程序输入到计算机中。计算机能够接收各种各样的数据，既可以是数值型的数据，也可以是各种非数值型的数据，如图形、图像、声音等都可以通过不同类型的输入设备输入到计算机中，进行存储、处理和输出。（5）输出设备用于数据的输出。是计算机的终端设备，用于接收计算机数据的输出显示、打印、声音、控制外围设备操作等。也是把各种计算结果数据或信息以数字、字符、图像、声音等形式表示出来。常见的有显示器、打印机、绘图仪、影

14、像输出系统、语音输出系统、磁记录设备等。2.5 运算器的组成及设计实验步骤：（1） 将74181控制端线连接：J6(k10)-J5(L10), J6(k11)-J5(L11), J6(k12)-J5(L12)J22(k13)-J21(L13), J22(k14)-J21(L14), J22(k15)-J21(L15)（2） 将74181组间串行进位线连接，具体方法：J24(SI0)-J27(S/P), J25(SI0)-J31(S/P), J29(SI0)-J26(S/P)（3）将单脉冲1线连接：J45(PUL1)-J33(1/1)（4）将K11置1（使74181最低位没有进位输入）（5）将K

15、23-K16,K7-K0开关置成AAAAH(1010,1010,1010,1010)（6）置函数开关K15-K10=S3 S2 S1 S0 Cn M为101011（74181传送状态），结果显示灯L23-L16,L7-L0为1010，1010，1010，1010）（7）按单脉冲S1按钮一次，将16位数AAAAh打入两片74377中保存（8）再将K23-K16,K7-K0开关置成5556H(0101,0101,0101,0110)（9）再置函数开关K15-K10=S3 S2 S1 S0 Cn M为100110（74181加法状态）（10）16位数相加结果为：0000H,相加结果显示灯为：L23-

16、L16,L7-L0为0000，0000，0000，0000，同时74181组间串行进位灯：LD=1 LC=1 LB=1 LA=1（11）如这时，K11开关置0，74181最低位有进位输入：L23-L16,L7-L0为0000，0000，0000，0001，16位数相加结果为：0001H第三章 图表格式3.1 “异或”指令PC-AR-ABUSDBUS-DR-IRPC+1 译码IR-ARAR-SRSR-ALUALU-AC3.2 读取指令PC-AR-ABUSDBUS-DR-IRPC+1PC-AR-ABUSDBUS-DR-IRPC+1译码IR-ARIR-ARIR-ARIR-ARAR-ABUSDBUS-

17、AC3.3 “OUT”指令PC-AR-ABUSDBUS-DR-IRPC+1 译码IR-ARAR-ABUSDBUS-DRDR-BUS3.4 储存器 ROM与RAM同CPU连接图Y4MREQA13A14CPUA12A0WED7-D0D15-D8译码CS（ROM）8K*8CS(RAM)8K*8CS(RAM)8K*8Y33.5 设计计算机运算器下面是各微指令的微程序流程图以及ADD和STA的微指令：PC-ARPC+1RAM-BUSBUS-AR译码PC-uARP+1RAM-BUSBUS-uARRAM-BUSBUS-uDR2R0-uDR1(uDR1)+(uDR2)=R0PC-uARP+1RAM-BUSBU

18、S-uARR0-BUSBUS-RAMADDSTA对微指令格式当中各个缩写所代表含义的注释：Cn：进位M：输出到内存/来自内存15-12：对X1操作 11-8：对X0操作GI：输出P+1：PC+1DR：数据缓冲寄存器MLD：指定目标寄存器WC：写存储器RC：读存储器RR：读寄存器WR：写寄存器指令助记符位23222120191817161514131211109876543210指令码（十六进制）信号S3S2S1S0CnMX1X0OICLCPSCGOTLPOBGIP+1DRMLDWCRCRR读WR写有效电平*011*000001000001取指微指令00000000100010110110101

19、0008B6AADD A Ai0000000010000010110011100082CE110011111010110001001001CFAC49000000001000101101101011008B6ASTA Ai0000000010000010110011100082CE111001010000110001110000E50C70000000001000101101101010008B6A3.6 运算器的组成及设计其中181的进位进入一个74锁存器，其写入是由T4和AR信号控制，T4是脉冲信号，实验时将T4连至“STATE UNIT”的微动开关KK2上。AR是电平控制信号（低电平有效

20、），可用于实现带进位控制实验，而T4脉冲是将本次运算的警卫结果锁存到进位锁存器中。第四章 个人总结4.1 主要结论本文主要目的在一开始已经明确说明，分为四部分：（1）对指令执行流程的了解。在处理一条指令的过程中，由CPU完成的操作序列构成一个指令周期，所有的指令周期至少包括两个子周期：取指令子周期和执行指令子周期。（2）对储存器的了解。储存器是用来存放数据和程序的。（3）对运算器的了解。运算器是用来实现算术运算和逻辑运算的；由算术逻辑单元（ALU），累加寄存器，数据缓冲寄存器和状态条件寄存器组成。是计算机的数据加工处理部件。（4）对计算机硬件系统组成的了解。也就是对计算机的“5大部件”的认识运

21、算器、控制器、储存器、输入设备和输出设备。我们在实训一开始就一直在翻书，在看老师平时上课的PPT，在问老师问题，基本上我们做的每一小题都在问老师问题，老师也都耐心的对我们进行适当的指导，但这些都体现了我们对于这门课程理论知识的掌握不够，我们并没有把平时在课堂上所学的知识灵活的运用于实践中。在真正碰到问题时还是不知道该如何解决，例如：第五题，设计计算机运算器。虽然对于运算器我们已经有所了解，但是真的让我们设计时，我们就有点无从下手了，经过老师的一番讲解，我们多多少少有了些许眉目，虽然设计的过程还是很艰难，碰到了许多小难题，也仍然有许多小地方不理解，但是在老师的讲解的基础上，我们小组内自己再讨论一

22、下，做出这题还是不难的。这次课程设计的每一题，对于我们来说都是一个提高，都弥补了我们平时对于知识点的掌握的不足。经过这几题的训练，我们对于这几个知识点有了更全面的了解！4.2 对实训的认识以前我们也有过实训，但基本上都是关于编程的，而这次是第一次对计算机有一个深入了解的实训。在这为期一周的实训里，我们了解了许多对于计算机硬件系统的新认识。以前只知道CPU是中央处理器，使计算机中的核心部件。但是现在我知道了CPU的只要功能是执行储存在主存中的指令序列，具体是：确定指令执行顺序。取得指令。执行指令。CPU的基本或原子操作就是微操作。例如：将程序计数器PC的内容传送到地址寄存器，用符号标记为ARPC

23、；符号“”代表通过CPU内部总线传递消息，ARPC代表微操作。还有就是对计算机的5大部件有了一个更深入的认识，尤其是储存器和运算器。在做题目的基础下，对这两大部件的操作情况也有所了解。本次实训的收获不单单是对所学的知识有了更多的了解，更重要的是我学到了很多，尤其是小组间的团队合作。其实在本次实训一开始，我对老师布置的任务并不是很明确，也没有任何思路，但是在小组成员的帮助下，重新熟悉了一下书本，才对任务书中的题目有了大致的了解，至少我知道了每道题目的重点是在哪，主要想让我们了解的知识点是什么。通过这次课程设计，我在多方面都有所提高，综合运用本专业所学课程的理论进行课程设计工作的实际训练从而培养和

24、提高学生独立工作能力，同时相关的课程都有了全面的复习，独立思考的能力也有了提高。在这次课程设计过程中，体现出自己综合运用知识的能力，体会了学以致用、突出自己劳动成果的喜悦心情，从中发现自己平时学习的不足和薄弱环节，从而加以弥补。一周的实训很快就过去了，但是我们的收获是不会随着课程设计的结束而消失。我们小组四个人已经在一起做过很多次课程设计了，所以我们的配合也会越来越默契，我们之间的感情越会越来越深厚。参考文献1 裘雪红 李伯成 车向泉 刘 凯 高等教育出版社 计算机组成与体系结构 2009年7月 2 陈泽宇 清华大学出版社 计算机组成与系统结构3 重庆工学院计算机科学与工程学院 计算机组成原理

25、上机实验指导 4 清华大学出版社 计算机组成与结构 （第三版） 5 重庆工学院计算机科学与工程学院 计算机组成原理与系统结构课程设计指导书 致 谢很快一个星期的实训就结束了，在这一个星期中，我们遇到了许多问题，而且解决的道路也不是一帆风顺的，磕磕绊绊总归是有的，所以光凭我一个人是不可能这么快完成实训内容。在此我首先要感谢我们的老师赵孟德，其次要感谢我们小组的每位成员。在这次的课程设计中，老师对我们的帮助特别大，只要我们有不懂的知识点，老师都会细心帮我们讲解，然后我们有做错的地方，老师也会帮我们指正出来。你不厌其烦的态度，让我们事半功倍！除了老师的帮助，就是我们小组成员的帮助了。她们不仅要完成自己课程设计，还要对我不懂的知识点进行讲解，她们的耐心，让我非常感动；她们的讲解，让我倍感清晰。总之，我们小组间的互相合作、互帮互助让我们本次的课程设计画上了一个完美的句号。