《触发器教学PPT.ppt》由会员分享，可在线阅读，更多相关《触发器教学PPT.ppt（41页珍藏版）》请在三一办公上搜索。
1、第五章 触发器,本 章 内 容,触发器的电路结构与工作原理 触发器的功能及其描述方法 触发器的动态特性,目的要求：,1.熟练掌握不同结构的触发器的工作原理2.熟练掌握不同功能的触发器的逻辑功能3.掌握不同结构的触发器的触发方式及动作特点4.了解触发器的脉冲工作特性,5.1 概述,1、数字电路中除组合逻辑电路外，还包括另一类具 有“记忆”功能的电路-时序逻辑电路。2、触发器是构成时序逻辑电路的基本逻辑单元。定义：能够存储1位二值信号的基本单元电路。特点：无触发信号时，触发器有两个稳定状态“0”态或“1”态；外加触发信号后，触发器或保持一种稳态 或转换为另一种稳态。即：触发器所记忆的内容是可控的。
2、,3、触发器的分类按触发方式（与电路结构有关）分为 电平触发 脉冲触发(主从触发)边沿触发(含维持阻塞触发)按逻辑功能分为 SR触发器 JK触发器 D触发器 T触发器以及T触发器,5.2 SR锁存器,引例 触发器的记忆内核,采用或非门，则可以引入高电平有效的触发输入信号,改用与非门，便于引入低电平有效的触发输入信号更改其“记忆内容”,0,1,置“1”,置“0”,不定态,置“0”输入端或复位端,置“1”输入端或置位端,Q*：次态,功能表,或非门构成基本SR锁存器,保持,Set,Reset,与非门构成基本RS锁存器,置“1”,不定态,功能表,置“0”,保持,SR=0,二、动作特点在任何时刻，触发输
3、入信号都能直接改变Q所记忆的状态。例：,“直通”,5.3 电平触发的触发器,一、同步RS触发器1、电路结构,约束条件SR=0,功能表,次态卡诺图,特性方程,功能表,01,00,1*1*,11,CP=0期间，触发器被封锁，不接受输入信号,干扰脉冲,2、动作特点,CP=1期间，S和R的任何变化，都将引起输出状态的变化。,二、D触发器（D锁存器）,功能表,CP=1期间，D输入仍然可以直接控制Q!,“直通性”,CP=1期间，主F-F随时接纳R、S的触发控制，存入Qm；而从F-F被封锁，Q状态不变。,0,1,5.4 脉冲触发的F-F,每个CP周期输出状态只能改变1次，消除了“直通性”，提高了抗干扰性能。
4、,一、主从RS触发器,一旦CP=0，主F-F被封锁，而从F-F打开；主F-F所记忆的信息Qm存入从F-F。,1,0,CP=1期间，最临近下降沿时间的一组“置位”或“复位”输入（包括干扰信号）触发器的次态。,主从RS触发器,主从D触发器,触发器功能转换举例：,触发器功能转换后，其性能并不改变。即主从D触发器保持了主从RS触发器“非直通性”、“CP下降沿触发”等特点，该触发器对干扰的敏感时间：仍然为临近CP下降沿的一段时间。,SR 触发器电路结构变化,触发器性能改进,电平触发、引入时钟信号，动作“节拍化”但存在“直通”问题,主从（脉冲）触发、有时钟，前半拍存入信息（含扰动信息）、后半拍输出已锁存信
5、息。消除了“直通”！,二、主从JK触发器,S,R,R=KQ,将,代入上式得JK触发器的特性方程为：,JK 触发器的功能表,任何结构的JK触发器都具有与以上相同的功能表、特性方程。,工作波形,已知CP、J、K信号的波形，触发器的初态为0,画出输出端Q的工作波形。,下降沿触发翻转,CP脉冲为高电平期间，将输入信号存储于主触发器。,CP脉冲低电平到来时输出发生状态变化。,一次变化,5.5 边沿触发的F-F,为了提高可靠性，增强抗干扰能力，希望触发器的次态仅取决于CLK的下降沿（或上升沿）到来时的输入信号状态，而与此时刻之前、此时刻之后所输入的状态没有关系。常见的电路结构形式：用两级D锁存器组成的边沿
6、F-F（基于CMOS传输门）维持阻塞触发器 利用门电路tpd(时间差)的边沿触发器,1.电路结构,TG1和TG4的工作状态相同,TG2和TG3的工作状态相同,一、用两级D锁存器组成的边沿型D触发器,主从结构,1,2.工作原理,TG1导通，TG2断开输入信号D 送入主锁存器。,TG3断开，TG4导通从锁存器维持在原来的状态不变。,(1)CP=0时:,=1，C=0，,Q1跟随D端的状态变化，使Q1=D。,1,(2)CP由0跳变到1:,=0，C=1，,触发器的状态仅仅取决于CP信号上升沿到达前瞬间的D信号,TG3导通，TG4断开从锁存器Q1的信号送Q端。,2.工作原理,1,1.电路结构,根据 确定触
7、发器的状态,二、维持阻塞D触发器,4,CP=0,2.工作原理,Q*=Q 保持,D 信号进入触发器,为状态刷新作好准备,4,当CP 由0 跳变为1,0,1,D,1,0,0,在CP脉冲的上升沿，触法器按此前的D信号刷新,1,1,置0 阻塞线,置1维持线,0,1,D信号不影响、的状态，Q的状态不变,当CP=1,在CP脉冲的上升沿到来瞬间使触发器的状态变化,3.典型集成电路-74LS74,5.6 触发器的逻辑功能及其描述方法,一、触发器按逻辑功能的分类 由于输入方式不同（单端，双端输入）、次态（）随 输入变化的规则不同,时钟控制的触发器,SR触发器JK触发器D触发器T触发器,1.RS触发器,（1）特性
8、表,（3）状态转换图,次态卡诺图,典型RS触发器,2.JK触发器,（1）特性表,典型JK触发器,3.D触发器,(1)特性表,典型D触发器,JK触发器的功能最强大，包含了SR触发器和T触发器的所有逻辑功能,4.T触发器,(1)特性表,T=1时：T触发器特例,（一般由JK、D等其他功能触发器转换而来）,二、触发器的电路结构和逻辑功能、触发方式的关系,逻辑功能和触发方式是触发器最重要的两个属性。电路结构与逻辑功能间的关系不固定 同一种电路结构可以实现不同的逻辑功能电路结构与触发方式间的关系固定 触发方式依赖于特定的电路结构，而不同触发方式则决定着触发器的动作特点和性能,5.7 触发器的动态特性一、基
9、本SR锁存器、钟控SR锁存器,1、输入信号宽度2、传输延迟时间,二、主从触发器、维持阻塞触发器,1、建立时间定义：输入信号应先于CP动作沿到达的时间。,2、保持时间 tf为CP脉冲的下降时间定义：CP下降沿到达后输入信号仍需要保持不变的时间。3、传输延迟时间定义：从CP下降沿开始到输出端新状态稳定建立的时间。4、最高时钟频率,维持阻塞D触发器的动态特性,动态特性反映其触发器对输入信号和时钟信号间的时间要求，以及输出状态对时钟信号响应的延迟时间。,建立时间,保持时间,脉冲宽度,传输延时时间,传输延时时间,保持时间tH：保证D状态可靠地传送到Q,建立时间tSET：保证与D 相关的电路建立起稳定的状态，使触发器状态得到正确的转换。,最高触发频率fcmax：触发器内部都要完成一系列动作，需要一定的时间延迟，所以对于CP最高工作频率有一个限制。,触发脉冲宽度tW：保证内部各门正确翻转。,传输延迟时间tPLH和tPHL：时钟脉冲CP上升沿至输出端新状态稳定建立起来的时间,
