《第四章组合逻辑电路的分析与设计.ppt》由会员分享，可在线阅读，更多相关《第四章组合逻辑电路的分析与设计.ppt（79页珍藏版）》请在三一办公上搜索。
1、第四章 组合逻辑电路的分析与设计,4.2 小规模集成器件的组合电路的设计,4.3 常用组合逻辑功能单元电路(中规模集成器件),4.4 中规模集成器件实现组合电路,4.5 实际逻辑问题举例,4.1 组合逻辑电路的分析,4.6 组合逻辑电路中的竞争冒险,每一个输出变量是全部或部分输入变量的函数：L1=f1（A1、A2、Ai）L2=f2（A1、A2、Ai）Lj=fj（A1、A2、Ai）,逻辑电路通常分为组合逻辑电路和时序逻辑电路两大类。组合电路的定义是:电路任一时刻的输出状态只由该时刻的输入所决定,而与电路的原状态无关。组合电路就是由门电路组合而成，电路中没有记忆单元，一般没有反馈通路。,组合逻辑电
2、路的特点,4.1 组合逻辑电路的分析,分析过程一般包含以下几个步骤(逐级推导法),例 4.1.1：组合电路如图所示，分析该电路的逻辑功能。,解：（1）由逻辑图逐级写出表达式（借助中间变量P）。,（2）化简与变换：,（3）由表达式列出真值表。,（4）分析逻辑功能：当A、B、C三个变量不一致时，输出为“1”，所以这个电路称为“不一致电路”。,例 4.1.2：组合电路如图所示，分析该电路的逻辑功能。,真值表,特点：输入相同为“1”；输入不同为“0”。,同或门,1,例 4.1.3：分析下图的逻辑功能。,0,1,被封锁,1,B,当M=1时 电路工作过程：,1,0,被封锁,1,特点：M=1时选通A路信号；
3、M=0时选通B路信号。,选通电路,当M=0时 电路工作过程：,例 4.4.1 设计一个3人抢答电路。3人A、B、C各控制一个按键开关KA、KB、KC和一个发光二极管DA、DB、DC。谁先按下开关，谁的发光二极管亮，同时使其他人的抢答信号无效。,4.2 小规模集成器件的组合电路设计,一.设计过程的基本步骤：,将文字描述的逻辑命题（功能）变换为真值表，这是十分重要的一步。作出真值表前要仔细分析解决逻辑问题的条件，作出输入、输出变量的逻辑规定，然后列出真值表。,进行函数化简，化简形式应依据选择什么逻辑门而定。,根据化简结果和选定的门电路，画出逻辑电路。,例 4.2.1：设计一个三人表决电路，结果按“
4、少数服从多数”的原则决定。,解(1)：设置输入变量和输出变量。,(2)列真值表,输入变量A、B、C：同意为逻辑“1”，不同意为逻辑“0”。输出变量L：通过为逻辑“1”，没通过为逻辑“0”。,得最简与或表达式：,（4）画出逻辑图:,（5）如果，要求用与非门实现该逻辑电路，就应将表达式转换成与非与非表达式：,画出逻辑图。,（3）用卡诺图化简。,例 4.2.2：设计三个不同地点的开关控制一盏灯的电路。,解：首先分析题意，令A、B、C 表示三个开关，F 为灯；1 和 0 表示开关或灯的两个状态。然后列出真值表如下：,例 4.2.3：A、B、C、D四人有一人做了一件坏事;A 说:我没有做坏事;B 说:这
5、是C做的;C 说:B的说法是错的;D 说:这是B做的.,问:a 只有一人叙述是正确的,这事是谁做的?b 只有一人叙述是不正确的,这事是谁做的?,解:令 原变量为做了坏事;反变量为没做坏事;列出每人叙述的表达式:,A 说:,B 说:,C 说:,D 说:,比较这四个表达式中只有一个说了 因只有一人叙述是正确的,所以这事是A做的.,(2)有三人说了m4,只有B没有说 所以这事是B做的.,例 A、B、C、D 四人比赛,A 说:C为一名,B为二名;B 说:C为二名,D为三名;C 说:A为二名,D为四名.他们三人说对了一半,问名次排列顺序.(无并列),解:根据这三人叙述建立表达式:,名次排列顺序:C为第一
6、,A为第二,D为第三,B为第四.,约束条件为:,二.用“与非”门设计逻辑函数的最佳化:,要求:只有原变量输入,用最少的”与非”门设计,例如 实现异或逻辑函数,用与非门实现的逻辑图,加接反相器消除反变量,用”与非”门设计逻辑函数的方法,头部因子:在乘积项中原变量部分称为乘积项头部，每个原变量称为头部因子.,尾部因子:在乘积项中反变量部分称为乘积项尾部，每个反变量称为尾部因子。,替代尾部因子:把头部因子的各种组合以与的形式插入尾部因子中,其与项和原与项是相等的。所得到的尾部称为替代尾部因子.,用“与非”门设计步骤：,化简为最简”与或”式;,利用公式:选取有用的 生成项加入到原简式中,具有头部相同的
7、乘积项进行合并.,寻找对各个与项都能适用的公共替代尾部因子;,求两次反,得到”与非与非”表达式;,画逻辑图。,解(1)化简为最简”与或”式;,(2)选取有用的生成项;合并头部相同的乘积项;,(3)求两次反,得到”与非与非”表达式;,ACDB,F,解,ABC,F,第四章 组合逻辑电路的分析与设计,4.2 小规模集成器件的组合电路的设计,4.3 常用组合逻辑功能电路及应用(中规模集成器件),4.4 实际逻辑问题举例,4.1 组合逻辑电路的分析,4.5 组合逻辑电路中的竞争冒险,4.3 常用组合逻辑功能电路及应用(中规模集成器件),中规模组合逻辑集成器件是由工厂生产的用途广泛的逻辑功能单元电路，具有
8、通用性和自扩展性。主要包括:1.编码器;2.译码器;3.数据选择器;4.数码比较器；5.全加器等。,本节主要讨论这些电路的逻辑功能，应用，对其内部电路只做一般介绍。,一.编码器:实现用二进制码来表示某个输入端或某个数,符号的电路。,4.3.1 二十进制编码器,例：用8421BCD码表示十个按键的编码电路。(多输入少输出),编码电路框图:定义输入输出变量数;,I0I1I9,ABCD,输入端信号有约束条件是:某时刻对输入端进行编码时,只能有一个输入端的信号有输入,如为高电平(或低电平),其它输入端的信号应该为高电平(或低电平).不能有两个输入端的信号有输入.,由真值表写出各输出的逻辑表达式为：,1
9、 1 1 1 1 1 1 1 1 0,0 0 0 0,1 1 1 1 1 1 1 1 0 1,0 0 0 1,1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1,0 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1,列出真值表：,重新整理得：,由表达式画出逻辑图：,0,1
10、,1,0,0,增加控制使能标志GS：,二.二进制编码器,3位二进制编码器:8个输入端，3个输出端，常称为8线3线编码器。,由真值表写出各输出的逻辑表达式为：,用门电路实现逻辑电路：,三优先编码器:允许同时输入两个以上信号，按优先级输出。,集成优先编码器举例74148（8线-3线）注意：该电路为反码输出。EI为使能输入端(低电平有效)，EO为使能 输出端(高电平有效)，GS为优先编码工作标志(低电平有效)。,四编码器的应用,1编码器的扩展 用两片74148优先编码器串行扩展实现的16线4线优先编码器,2组成8421BCD 编码器,4.3.2 译码器,一译码器:将输入的二进制代码”翻译”成某输出端
11、的控制信号或另一种代码.是编码的逆过程.,译码器分类:,a.变量译码器(最小项译码器):,b.数字显示译码器;,c.码制变换译码器;,变量译码器:每个输出表示一个最小项.变量译码器又分为:,完全变量译码器:n 个输入变量,有2n个输出变量;包含了所有的最小项(2n个).如 3 线8 线(三位)二进制译码器.,非完全变量译码器:如4线10线译码器.,例：2线4线译码器,三位二进制译码器,写出各输出函数表达式：,画出逻辑电路图：,EWB举例-译码器,1.二进制译码器74138:3线8线译码器,二、集成译码器,三、译码器的应用,1译码器的扩展用两片74138扩展为4线16线译码器,2实现组合逻辑电路
12、,例:试用译码器和门电路实现逻辑函数：,解：将逻辑函数转换成最小项表达式:再转换成与非与非形式。,=m3+m5+m6+m7,用一片74138加一个与非门就可实现该逻辑函数。,EWB举例-译码器组成函数发生器,例:已知某组合逻辑电路的真值表，试用译码器和门电路设计该逻辑电路。,解：写出各输出的最小项表达式，再转换成与非与非形式:,用一片74138加三个与非门就可实现该组合逻辑电路。,可见，用译码器实现多输出逻辑函数时，优点更明显。,与非与非形式:,3构成数据分配器,数据分配器:将一路输入数据根据地址选择码分配给多路数据输出中的某一路输出。,用译码器设计一个“1线-8线”数据分配器,四、数字显示译
13、码器,数字显示器分类：按显示方式分:有字型重叠式、点阵式、分段式等。按发光物质分:有发光二极管(LED)式、荧光式、液晶显示等。1七段式LED显示器,LED显示器有两种结构：,2七段显示译码器7448 7448是一种与共阴极数字显示器配合使用的集成译码器。,共阴极：,共阳极 演示,7448的逻辑功能：,（1）正常译码显示。LT=1，BI/RBO=1时，对输入为十进制数l15的二进制码（00011111）进行译码，产生对应的七段显示码。,（2）灭零。当LT=1，而输入为0的二进制码0000时，只有当RBI=1时，才产生0的七段显示码,如果此时输入RBI=0，则译码器的ag输出全0，使显示器全灭；
14、所以RBI称为灭零输入端。,（3）试灯。当LT=0时，无论输入怎样，ag输出全1，数码管七段全亮。由此可以检测显示器七个发光段的好坏。LT称为试灯输入端。,（4）特殊控制端BI/RBO。BI/RBO可以作输入端，也可以作输出端。作输入使用时，如果BI=0时，不管其他输入端为何值，ag均输出0，显示器全灭。因此BI称为灭灯输入端。作输出端使用时，受控于RBI。当RBI=0，输入为0的二进制码0000时，RBO=0，用以指示该片正处于灭零状态。所以，RBO 又称为灭零输出端。,7448 演示,将BI/RBO和RBI配合使用，可以实现多位数显示时的“无效0消隐”功能。,4.3.3 数据选择器,一、数
15、据选择器的基本概念及工作原理 数据选择器:n位地址码An-1A0决定m个数据输入端中哪一个输入数据传送到唯一的输出端Y上。满足m=2n,数据选择器演示,例：四选一数据选择器,根据功能表，可写出输出逻辑表达式：,由逻辑表达式画出逻辑图：,二、集成数据选择器,集成数据选择器74151（8选1数据选择器）,8选1数据选择器74151的函数表达式:,8选1数据选择器74151的卡图表示:,三、数据选择器的应用,1数据选择器的通道扩展用两片74151组成“16选1”数据选择器,2实现组合逻辑函数,（1）当逻辑函数的变量个数和数据选择器的地址输入变量个数相同 时，可直接用数据选择器来实现逻辑函数。例 用8
16、选1数据选择器74151实现逻辑函数：,解：将逻辑函数转换成最小项表达式：,=m3+m5+m6+m7 画出连线图。,（2）当逻辑函数的变量个数大于数据选择器的地址输入变量个数时。例 试用4选1数据选择器实现逻辑函数：,解：将A、B接到地址输入端，C加到适当的数据输入端。作出逻辑函数L的真值表，根据真值表画出连线图。,选择器应用演示,4.3.4 数值比较器,一、数值比较器的基本概念及工作原理 数值比较器:比较两个位数相同的二进制数的大小,由真值表写出逻辑表达式：,由表达式画出逻辑图。,11位数值比较器 列出真值表,2考虑低位比较结果的多位比较器,例：2位数值比较器,由真值表写出逻辑表达式：,由表
17、达式画出逻辑图：,二、集成数值比较器及其应用,2数值比较器的位数扩展（1）串联方式 用2片7485组成8位二进制数比较器。,1集成数值比较器7485 4位二进制数比较器,（2）并联方式,并联方式比串联方式的速度快。,用5片7485组成16位二进制数比较器,4.3.5 加法器,一、加法器的基本概念及工作原理 加法器实现两个二进制数的加法运算 1半加器:只能进行本位加数、被加数的加法运算而不考虑低位进位。列出半加器的真值表：,画出逻辑电路图:,由真值表直接写出表达式:,如果想用与非门组成半加器，则将上式用变换成与非形式：,画出用与非门组成的半加器。,2全加器:能同时进行本位数和相邻低位的进位信号的
18、加法运算。,由真值表直接写出逻辑表达式，再经代数法化简和转换得：,画出全加器的逻辑电路图：,逻辑符号,二、多位数加法器,4位串行进位加法器,加法器的基本功能是实现二进制的加法.若某一逻辑函数的输出恰好等于输入代码所表示的数加上另一常数或另一组输入代码时,则用加法器实现十分方便.,二、加法器实现组合电路,例 将8421BCD码转换成余3BCD码的码制转换电路.余3BCD码是在8421BCD码基础上加上恒定常数 3(0011),因此采用4位全加法器实现.输入为ABCD,输出为F3F2F1F0.,例:用全加法器实现两个1位8421BCD码十进制加法运算,1位十进制数由4位二进制码组成,每1位二进制码
19、运算是按”逢二进一”,4位将是”逢十六加一”,而十进制数相加是”逢十加一”,这样需要在运算结果中加6进行修正.,构成两个1位BCD码相加时，必须由三部分组成：一部分进行加数和被加数相加；第二部分判别是否加以修正，即产生修正控制信号，第三部分完成加 6 修。第一部分和第三部分均由4位全加器实现。第二部分判别信号的产生，应在4 位8421 BCD相加有进位信号CO产生时，或者和数在1015的情况下产生修正控制信号F,所以F 应为:,4.4 实际逻辑问题举例,例 4.4.1 设计4人A、B、C、D多数表决器.,解:列出真值表:,另一解:F=BC(A+D)+AD(B+C)=BC(AB+CD)+AD(A
20、B+CD)=(AB+CD)(AD+BC),例4.4.2 有一列地铁列车,在所有门都已关上和下一段路轨已空出的条件下,才能离开站台.如果发生关门故障,则在开着门的情况下,列车可以通过手动操作开动,但是仍要求下一段路轨已空出.用与非门设计一个指示列车开动的逻辑电路.,解:设输入信号:A为关门变量,1 为门关;B为路轨已 空出;C 为手动启动.输出信号:F为列车开动.,例4.4.3：设计一个电话机信号控制电路。电路有I0（火警）、I1（盗警）I2(急诊)和I3（日常业务）三种输入信号，通过排队电路分别从L0、L1、L2、L3 输出，在同一时间只能有一个信号通过。如果同时有两个以上信号出现时，应首先接
21、通火警信号，其次为盗警信号，最后是日常业务信号。试按照上述轻重缓急设计该信号控制电路。要求用集成门电路7400（每片含4个2输入端与非门）实现。,解:（1）列真值表：,（2）由真值表写出各输出的逻辑表达式：,4.5 组合逻辑电路中的竞争冒险,竞争冒险:由于延迟时间的存在，当一个输入信号经过多条路径传送后又重新会合到某个门上，由于不同路径上门的级数不同，导致到达会合点的时间有先有后，从而产生瞬间的错误输出。,一、产生竞争冒险的原因1.产生“1冒险”例：电路如图，已知输入波形，画输出波形。,由于G1门的延迟时间 tpd2 输出端出现了一个正向窄脉冲。,解：,2.产生“0冒险”,二、冒险现象的识别
22、可采用代数法来判断一个组合电路是否存在冒险：写出组合逻辑电路的逻辑表达式，当某些逻辑变量取特定值（0或1）时，如果表达式能转换为：,则存在1冒险；,则存在0冒险。,例 判断图示电路是否存在冒险，如有，指出冒险类型，画出输出波形。,解：写出逻辑表达式：,若输入变量ABl，则有：,因此，该电路存在0冒险。画出ABl 时L的波形。,（2）变换逻辑式，消去互补变量 例3.5.2的逻辑式,三、冒险现象的消除方法1修改逻辑设计（1）增加冗余项 在上例的电路中，存在冒险现象。如在其表达式中增加乘积项AB，使其变为：,例:判断函数 是否存在冒险：,解：如果令AC0，则有,因此，该电路存在l冒险。,则在原来产生
23、冒险的条件AB1时，L=1，不会产生冒险。,存在冒险现象。如将其变换为：,则在原来产生冒险的条件AC0时，L=0，不会产生冒险。,2增加选通信号 在电路中增加一个选通脉冲，接到可能产生冒险的门电路的输入端。当输入信号转换完成，进入稳态后，才引入选通脉冲，将门打开。这样，输出就不会出现冒险脉冲。,3增加输出滤波电容 在可能产生冒险的门电路输出端并接一个滤波电容（一般为420pF），利用电容两端的电压不能突变的特性，使输出波形上升沿和下降沿都变的比较缓慢，从而起到消除冒险现象的作用。,本章小结,1常用的中规模组合逻辑器件包括编码器、译码器、数据选择器、数值比较器、加法器等。2上述组合逻辑器件除了具有其基本功能外，还可用来设计组合逻辑电路。应用中规模组合逻辑器件进行组合逻辑电路设计的一般原则是：使用MSI芯片的个数和品种型号最少，芯片之间的连线最少3用MSI芯片设计组合逻辑电路最简单和最常用的方法是，用数据选择器设计多输入、单输出的逻辑函数；用二进制译码器设计多输入、多输出的逻辑函数。,
