《第2章门电路.ppt》由会员分享，可在线阅读，更多相关《第2章门电路.ppt（103页珍藏版）》请在三一办公上搜索。
1、第2章 逻辑门电路,本章主要内容：2.1 基本逻辑门电路 2.2 CMOS逻辑门电路 2.3 TTL逻辑门电路 2.4 ECL电路 2.5 CMOS电路与TTL电路的接口,2.1 基本逻辑门电路,2.1.1二极管门电路1.二极管与门电路用二极管实现的与门电路如图2-1所示，A、B为两个输入逻辑变量，F为输出逻辑函数。,分离元件门电路,二极管与门,2.二极管或门电路 用二极管实现的或门电路如图2-3所示，A、B为两个输入逻辑变量，F为输出逻辑函数。,二极管或门,2.1.2晶体管非门电路 用NPN型晶体管实现的非门电路如图2-5所示，A为输入逻辑变量，F为输出逻辑函数。,例2-1 在图2-5(a)
2、所示的电路中，若+Vcc=+5V，-VBB=-5V，RC=1k，R1=4.7k，R2=10k，晶体管的电流放大系数=20，饱和压降VCES=0.1V，输入的高、低电平分别为VIH=5V，VIL=0V，试计算输入为高电平和低电平时对应的输出电平。,解：首先由图2-5(a)示电路求出b、e两端断开时B点电位vB。当三极管的b、e两端断开时，电阻R1 与R2串联，故B点电位vB为,当vI=VIL=0V时，由式（2-1）得到,这时，将晶体管的b、e两端接入电路，由于加在b、e上的是反向电压，故晶体管截止，iC=0，输出电压vO=+VCC=+5V，所以输出为高电平。,当vI=VIH=5V时，由式（2-1
3、）得到,这时将晶体管的b、e两端接入电路，则加在b、e上的是正向电压，晶体管导通，b、e上的电压为0.7V，则B点电位vB=0.7V。此时基极电流iB为,而晶体管深度饱和时的基极电流IBS为,因为iBIBS，故晶体管处于深度饱和状态，输出电压vO=VCES=0.1V0V，输出为低电平。,场效应晶体管的分类,场效应晶体管(Field Effect Transistor)与双极性晶体管不同，导电过程中只有一种载流子参与，所以又称为单极型晶体管。,场效应晶体管(FET)按结构分为两类，,EFT,结型(JFET),绝缘栅型(JGFET),金属氧化物场效应管(MOSFET),按导电载流子类型分为,N沟道
4、,N沟道,P沟道,P沟道,对于MOSFET按沟道的变化，还分为增强型和耗尽型两种。,耗尽型,增强型,耗尽型,增强型,2.2 CMOS逻辑门电路,2.2.1 MOS管及其开关模型 1.MOS管,（2）工作原理,UGS=0时，ID=0,G,D,S,B,NMOS电路符号,继续增大UGS,UGS越大，反型层中的自由电子浓度越大，沟道越宽，导电能力越强。将开始形成反型层所需的UGS值称为开启电压UGS(th)，其值约为210V之间。,在漏源之间加上正向电压UDS便会产生漏极电流ID,ID的大小受UGS控制。利用N型沟道（P型衬底）导电，其导电能力依靠栅极正偏电压来增强，故称N沟道增强型绝缘栅场效应管,P
5、沟道MOS管和N沟道MOS管的主要区别在于作为衬底的材料不同，PMOS管的反型层为P型，相应的沟道为P沟道。,P沟道MOS场效应晶体管,对耗尽型PMOS 管，在二氧化硅绝缘层中掺入的是负离子。,使用时，UGS，UDS的极性与NMOS管相反，增强型PMOS管 的开启电压为负值，而耗尽型的PMOS管的夹断电压为正值。,图2-6 MOS管的表示符号（a）N沟道增强型MOS管表示符号（b）P沟道增强型MOS管表示符号（c）NMOS管简化表示符号（d）PMOS管简化表示符号,2.MOS管的开关模型,2.2.2 CMOS反相器 1.CMOS反相器的电路结构NMOS管和PMOS管以互补的方式共用就形成CMO
6、S逻辑。,2.CMOS反相器的工作原理 由上述分析可见，输入电压为0V时，输出电压为5V；输入电压为5V时，输出电压为0V，该电路具有反相器的功能。还可用开关模型来说明CMOS反相器的工作原理。当输入端为低电平时，各开关为正常状态，如图2-9(a)所示，故输出端为高电平（VDD=5.0V）；当输入端为高电平时，各开关转变为其常态的相反状态，如图2-9(b)所示，故输出端为低电平（0V）。,2.2.3 CMOS与非门 1.CMOS与非门的电路结构 CMOS与非门如图2-10所示。两个NMOS管T1和T3串联作为工作管，两个PMOS管T2和T4并联作为负载管。,2.CMOS与非门的工作原理,同样可
7、用开关模型来说明CMOS与非门的工作原理，如图2-11所示。,要得到多输入端CMOS与非门电路，只要增加图2-10示电路中串、并联MOS管 的数目便可得到。一个3输入CMOS与非门，如图2-12所示。,在理论上，CMOS与非门可以有很多个输入端，k个输入端CMOS与非门要使用k个串联的NMOS管和k个并联的PMOS管。但实际上串联的MOS管“导通”电阻的可加性限制了CMOS门的输入端数目，一般来说，最多可有6个输入端。多输入端的CMOS与非门把几个少输入的门电路级联而构成。例如，一个8输入CMOS与非门的逻辑结构如图2-13所示。4输入与非门、2输入或非门以及反相器的总延迟时间，仍比单级的8输
8、入与非门的延迟时间短。,2.2.4 CMOS或非门即,要得到一个多输入端的CMOS或非门 电路，只要在图2-14示2输入CMOS或非门的基础上，适当增加串并联MOS管的数量即可。例如k个输入端CMOS或非门，用k个并联的NMOS管和k个串联的PMOS管组成。在理论上，CMOS或非门可以有很多个输入端，但实际上串联MOS管“导通”电阻的可加性限制了CMOS门的输入端个数，一般或非门最多可有4个输入端。,CMOS,2.2.5 其他类型的CMOS门电路 1.CMOS传输门 CMOS传输门是利用结构上完全对称的PMOS管和NMOS管按闭环互补形式接成的，如图2-16(a)所示。CMOS传输门同CMOS
9、反相器一样，也是构成各种逻辑电路的一种基本单元电路。,由上述分析可知，传输门的导通条件是互补控制端C为高电平、为低电平。由于T1、T2管的结构形式是对称的，即漏极和源极可互易使用，因而CMOS传输门属于双向器件，它的输入端和输出端可以互换。,传输门的一个重要用途是作模拟开关，用来传输连续变化的模拟电压信号。这是一般的逻辑门不能实现的。模拟开关的基本电路是由CMOS传输门和CMOS反相器组成的，如图2-18所示。和CMOS传输门一样，它也是双向器件。当控制端C为高电平时，模拟开关导通，BA；当C为低电平时，模拟开关截止，输出和输入之间断开。,图2-18 模拟开关,2.CMOS三态输出门 三态输出
10、门(Three-State Logic，TS）是由普通门电路加上控制电路构成的。CMOS三态门的电路结构大体上有以下三种形式。（1）电路结构是在CMOS反相器上增加一个NMOS（T1）、一个PMOS（T4）和一个非门，如图2-19（a）所示。,当控制端=0时，T1和T4同时导通，电路的工作状态和普通的反相器没有区别，F=而当控制端=1时，T1和T4同时截止，所以输出呈高阻态。这样输出端就有三种可能出现的状态：高电平、低电平和高阻态，故将这种门电路叫做三态输出门。因为该电路在=0时为正常的工作状态，所以称控制端为低电平有效。,（2）在CMOS反相器上增加一 个控制管（T3）和一个或非门，如图 2
11、-20（a）所示。或者在CMOS反相器上增加一个控制管（T3）和一个与非门，如图2-20（b）所示。,（3）在CMOS反相 器的输出端串入一个CMOS模拟开关，作为输出状态的控制开关，如图2-21所示。,图2-21 CMOS三态门电路,3.漏极开路的CMOS与非门漏极开路（Open Drain output，OD）门是在CMOS与非门电路的基础上省去了有源负载（两个PMOS管和电源），如图2-22（a）所示。,OD门的工作原理OD门电路工作时需要外接负载电阻RL和电源ED，如图2-23所示。,图2-23漏极开路CMOS门的工作电路,图2-24 CMOS门电路输出端并联的电路,漏极开路输出门（O
12、D门）弥补了普通的CMOS门电路的不足，可以实现线与逻辑、驱动发光二极管和其他器件、实现电平转换等。,实现线与逻辑 多个OD门的输出端接在一起，实现与逻辑，故称线与。将几个OD与非门的输出端直接连在一起，再通过负载电阻RL接到电源上，如图2-25所示。当所有的OD门的输出为高电平时，连线输出为高电平。而任何一个OD门的输出为低电平时，连线输出都为低电平。因为，所以,实现电平转换 在数字系统的接口（与外部设备相联系的电路）需要有电平转换的时候，常用OD门实现，如图2-26所示。,驱动发光二极管 OD门可驱动发光二极管，如图2-27所示。当输入端A、B有一个为低电平或都为低电平时，与非门的输出端为
13、高电平，发光二极管截止。当输入端A、B都为高电平时，与非门的输出端为低电平，发光二极管导通。要使发光二极管正常发光，必须选择合适的限流电阻R。,负载电阻RL的选择例如，将m个OD门的输出端并联，驱动n个CMOS门，如图2-28所示。外接负载电阻RL一定要合适。,负载电阻RL最小值的计算 OD门的负载电阻的最小值由漏极开路输出的 最大吸收电流IOL（max）决定。当输出端为低电平时,如图2-28(a)所示。此时，流过负载电阻RL的电流加上所驱动门的输入电流之和，不能超过输出低电平的驱动能力IOL（max），即IR+nIISIOL（max）。由于流过负载电阻RL的最大值IR（max）为：IR（ma
14、x）=IOL（max）-nIIS假设OD门的输出端的低电平VOL为0V，则RL的最小值应为：RLmin=,负载电阻RL最大值的计算 当输出端为高电平时，如图2-28(b)所示。此时，输出端的低电平不能低于VOH（min），即。VR由线输出的高电平输出漏电流和所驱动门的高电平输入电流决定，即VR=(mIOH(max)+pIIH)R。因此，RL的最大值应为：最后根据RLmin和RLmax来选择负载电阻RL值，即：RLminRLRLmax,(a)OD门输出端为低电平(b)OD门输出端为高电平 图2-28 m个OD门驱动n个CMOS门,2.2.6 高速CMOS门电路,高速CMOS门电路主要有54系列军
15、用产品和74系列民用产品。54系列和74系列的环境温度不同，74系列的工作温度是-4085，54系列的工作温度是-55125。54系列的制造方法与74系列相同，只是检测、筛选和标号不同，还有许多额外的说明资料，当然价格也高些。使用时可以根据不同的条件和要求选择不同类型的产品。,2.2.7 低电压CMOS门电路随着IC工业的发展，CMOS门电路向低电 压方向发展，一方面晶体管的规模越来越小，MOS管的栅极和源极、漏极之间的绝缘氧化层变得更薄，不能隔离高达5V的电压差，使得CMOS门向低电源电压方向发展；另一方面CMOS门的动态功耗（PC=CLfV2DD），为了减小动态功耗，也使得CMOS门向低电
16、源电压方向发展。因此，JEDEC（Joint Electron Device Engineering Councile，联合电子器件工程委员会）选择3.3V0.3V、2.5V0.2V、1.8V0.15V作为今后CMOS门电路的标准逻辑电源电压。JEDEC标准还指定了工作于这些电源电压的器件输入输出逻辑电压，如图2-31所示。,（a）3.3V CMOS（b）2.5V CMOS（c）1.8V CMOS 图2-31逻辑电平的比较,2.2.8 CMOS门电路的技术参数1.CMOS稳态电气特性（1）逻辑电平和噪声容限 CMOS反相器的输入-输出电压传输特性如图2-32所示。图中X轴上的输入电压从0至5V
17、变化，Y轴上标出的是相应的输出电压,图2-32 CMOS反相器的电压传输特性,图2-32所示的传输特性只是一个实例。随着电源电压、温度和输出负载的变化，传输特性曲线将随之变化。工程实践表明，CMOS门电路的低电平和高电平值与电源电压VDD与“地”有关，其中VOH（min）=VDD-0.1V，VIH（min）=0.7VDD，VIL（max）=0.3VDD，VOL(max)=“地”+0.1V，如图2-33所示。,图2-33 HC系列CMOS器件的逻辑电平,图2-34给出了噪声容限定义的示意图。在将许多门电路互相连接组成系统时，前一级门电路的输出就是后一级门电路的输入。对后一级门电路而言，输入为高电
18、平时的噪声容限VNH是前一级门电路的最小输出高电平与后一级门电路的最小输入高电平之差，即 VNH=VOH（min）-VIH（min）同理，输入为低电平时的噪声容限VNL是后一级门电路的最大输入低电平与前一级门电路的最大输出低电平之差，即 VNL=VIL（max）-VOL(max),图2-34 输入噪声容限示意图,（2）CMOS反相器的输出特性输出为低电平时的输出特性当反相器输人为高电平时，其输出为低电平。NMOS管为导通状态,如图2-35(a)所示，输出特性如图2-35(b)所示。,(a)CMOS反相器的工作状态（b）输出特性 图2-35 CMOS反相器低电平时的输出特性,输出为高电平时的输出
19、特性 当反相器输入端为低电平时，其输出端为高电平。CMOS反相器中PMOS管处于导通状态，NMOS管为截止状态,如图2-36(a)所示，输出特性如图2-36(b)所示。,(a)CMOS反相器的工作状态（b）输出特性 图2-36 CMOS反相器输出高电平时的输出特性,CMOS反相器的带负载能力CMOS反相器的输出端接上负载后，有灌电流负载和拉电流负载。带负载能力是指带负载电流大小的能力。有时用扇出系数No来表示。No为带同类门的最大数目。扇出系数不仅取决于输出端的特性，还取决于它驱动的门电路输入端的特性。扇出系数的计算必须考虑输出的两种可能状态：高电平状态和低电平状态。,例2-3 在图2-37示
20、电路中，试计算门G1最多可以驱动多少个同样的门电路负载。这些门的参数见表2-5。要求G1门输出的高、低电平满足VOH4.4V，VOL0.1V。,图2-37例2-3图,解（1）计算保证VOL0.1V时可以驱动的门的个数NOL。由表2-5查到，VOL=0.1V时的最大负载电流IOL=20A，输入低电平时最大输入电流IIL=1A。此时，G1的负载电流是所有负载门的输入电流之和图2-37 IOL=NOLIIL NOL20即可以驱动20个门。,（2）计算保证VOH4.4V时可以驱动的门的个数NOH。由表2-5查得，VOH=4.4V时的最大负载电流IOH=20A，输入高电平时最大输入电流IIH=1A。此时
21、，G1的负载电流是所有负载门的输入电流之和 IOH=NOHIIH NOH20 故G1最多可以驱动20个同样的门电路负载。,2.3 TTL逻辑门电路,2.3.1 TTL与非门最常用的TTL与非门的典型电路如图2-42所示，它包括输入级、中间级和输出级。输入级由多发射极晶体管T1和电阻R1组成，实现与逻辑功能。中间级由电阻R2、R3和晶体管T2组成，它的主要作用是从T2的集电极c和发射极e同时输出两个相位相反的信号，分别驱动晶体管T3和T5。输出级由电阻R4、R5和晶体管T3、T4、T5组成，T5是反相器，T3、T4组成复合管构成射随器，它作为T5的有源负载，又与T5构成推拉式电路。减少输出电阻，
22、提高TTL与非门的带负载能力。,2-42 TTL与非门的典型电路,2.3 TTL逻辑门电路,2.3.1 TTL与非门,只要输入有一个及一个以上为低电平，输出就为高电平；只有输入都为高电平时，输出才为低电平。所以该电路实现与非逻辑，即。,2.3.2 TTL与非门的电压传输特性及噪声容限,1.TTL与非门的电压传输特性电压传输特性是描述输出电压vO与输入电压vI之间对应关系的曲线，如图2-43所示。,图2-43 TTL与非门的电压传输特性,直流噪声容限 从电压传输特性上看，当输入信号偏离正常的低电平而升高时，输出的高电平并不立刻下降；输入信号偏离正常的高电平而降低时，输出的低电平也不会马上升高。因
23、此，允许输入的高、低电平信号也各有一个波动范围。与CMOS门电路类似，直流噪声容限的定义见3.2.7节。74系列TTL门电路的标准参数为：VOH（min）=2.7V，VOL（max）=0.5V，VIH（min）=2.0V，VIL（max）=0.8V。因此，输入为高电平时的噪声容限为 VNH=VOH(min)-VIH(min)=2.7-2.0=0.7V 同理可得，输入为低电平时的噪声容限为 VNL=VIL（max）-VOL（max）=0.8-0.5=0.3V,2.3.3 TTL与非门的静态输入特性、输出特性,TTL与非门的输入特性TTL与非门输入特性是描述输入电流随输入电压变化的曲线，如图2-4
24、4（b）所示。规定输入电流流入输入端为正，而从输入端流出为负。,（a）电路原理（b）TTL与非门输入特性曲线图 2-44 TTL与非门输入特性,2.TTL与非门的输入负载特性 在实际应用中，与非门的输入端有时要经电阻RI接地，如图2-45（a）所示。此时就有电流II流过RI，并在其上产生电压降VI。VI和RI之间的关系曲线叫做输入端负载特性，如图2-45（b）所示。,关门电阻和开门电阻：关门电阻ROFF：保证TTL与非门关闭，输出为标准高电平时，所允许的RI最大值。当RIROFF时，与非门输出高电平，一般ROFF=0.8k。开门电阻RON：保证TTL与非门开通，输出为标准低电平时，所允许的RI
25、最小值。当RIRON时，与非门输出低电平。一般RON=2k。,例2-5,对于图2-46示TTL门电路，设电源电压VCC=5V，VIH=3.6V，VIL=0.3V，VIH（min）=1.8V，VIL（max）=0.8V，RON=2k，ROFF=0.8k。试写出各门电路的输出函数的表达式。,（a）（b）图2-46 例2-5图,解：（1）对于图2-46（a），因为TTL门的输入端外接电阻100小于 ROFF=0.8k,相当于输入端接低电平，所以F1=。（2）对于图2-46（b），因为TTL门的输入端外接电阻20k、200k均大于RON=2k，相当于输入端接高电平，所以F2=。,TTL与非门的输出特性
26、,TTL与非门实际工作时，输出端总要接负载电阻，此时，负载电阻中电流（简称负载电流）将影响输出电平的高低，输出电平与负载电流的关系曲线，称为输出特性曲线（简称输出特性）。输出端有高电平、低电平两种状态，所以有两种输出特性。低电平输出特性当与非门输入全为高电平时，输出为低电平。输出特性曲线如图2-47(b)所示。,TTL与非门的输出特性,高电平输出特性,当与非门输入端有一个及一个以上为低电平时，输出为高电平。输出特性曲线如图2-48(b)所示。,带负载能力,TTL与非门的输出端所接负载有灌电流负载和拉电流负载两种。图2-47和图2-48分别表示灌电流负载和拉电流负载，拉电流负载增加会使与非门的输
27、出高电平下降；灌电流负载增加会使与非门的输出低电平上升。对于门电路，无论输出高电平还是低电平，总有一定的输出电阻，所以输出的高、低电平总是随负载电流变化而变化，变化越小，说明门电路带负载的能力越强。,5.扇出系数,扇出系数No是单个门输出端驱动同类门的情况下，驱动同类门的最大数目，如TTL与非门驱动TTL与非门。扇出系数的计算必须考虑输出高电平和低电平两种可能状态。,例2-6 TTL与非门有如下特性：输出低电平不高于0.4V，并允许灌入10mA电流；输出高电平不低于2.4V，并允许拉出1mA电流；输入短路电流为1mA，输入高电平电流为100A；输入低电平不高于0.8V，输入高电平不低于1.8V
28、。问：该TTL门的扇出系数NO为多少？输入为高电平时的噪声容限VNH和输入为低电平时的噪声容限VNL各为多少？,解：求扇出系数NO因为输入短路电流IIS=1mA，最大输出灌电流IOL=10mA，则扇出系数NOLNOL=又因为输入高电平电流IIH=100A，最大输出拉电流IOH=1mA，则扇出系数NOH NOH=故扇出系数NO为10。,输入为高电平时的噪声容限VNH 由式（2-2）得：VNH=VOH（min）VIL（min）=2.41.8=0.6V,输入为低电平时的噪声容限VNL 由式（2-3）得：VNL=VIL（max）VOL（max）=0.80.4=0.4V,6.TTL门多余输入端的处理,当
29、输入信号的个数少于TTL门输入端个数时，就出现了多余的输入端。在实际使用时，多余的输入端可以使用类似CMOS门的处理方法。将多余的输入端与使用的输入端连在一起，或者在不影响逻辑功能的情况下将其接高电平或低电平。TTL门电路的上拉或下拉电阻的选择比CMOS门更严格，因为TTL输入端要吸收较多的电流，尤其在低电平时，若电阻太大，电阻上的压降可能使门输入电平低于正常的低电平。,2.3.4 TTL与非门的动态特性,传输延迟时间由二极管和三极管构成的TTL电路的状态转换需要一定的时间，即输出不能立即响应输入信号的变化，而有一定的延迟。而电阻、二极管、三极管等元器件寄生电容的存在，还会使输出电压波形的上升
30、沿和下降沿变坏，如图2-50所示。,2.电源的动态尖峰电流,当输出电平由高电平变成低电平时，也会出现T4、T5同时导通的情况，也将出现动态尖峰电流iCC，如图2-51所示。,2.3.5 TTL与非门的主要性能参数,要正确使用门电路，除掌握其逻辑功能和特点之外，还必须了解它的性能参数。表2-6中列出了TTL与非门的主要性能参数，供参考。,表2-6 TTL与非门74LS00的主要参数,2.3.6 其他类型的TTL门电路,1.集电极开路门（OC门）同CMOS门电路类似,可以把TTL与非门电路的推拉输出级改为晶体管集电极开路输出，称为集电极开路门电路（Open Collector），简称OC门。其电路
31、图和逻辑符号如图2-52所示。,2.三态输出门（TSL门）,同CMOS门电路类似,三态门是在一个与非门的基础上增加控制电路和控制端构成的。TTL三态与非门的电路结构如图2-56所示。,2.4 ECL电路,1.基本ECL电路 ECL反相器缓冲器ECL或或非门2.ECL 10K10H系列3.ECL 100K系列 4.正ECL(PECL),2.5 CMOS电路与TTL电路的接口,2.5.1 用CMOS电路驱动TTL电路TTL电路的输入短路电流较大，所以用CMOS电路驱动TTL电路，往往会感到困难。为此，必须扩大CMOS门电路的输出电流。常用的方法是在CMOS与TTL之间增加一级CMOS驱动器或使用分
32、立器件构成的缓冲器实现电流扩展。图2-64示电路是在CMOS与TTL之间增加一级CMOS驱动器。,2-64 CMOS驱动器,图2-65示电路是采用晶体管来缓冲TTL电路的大电流，CMOS和TTL电路之间的接口等效于一个反相器，所以必须注意逻辑状态的转换情况。,图2-65 晶体管电流放大,2.5.2 用TTL电路驱动CMOS电路为提高TTL电路输出高电平的幅值，最简单的解决方法是在TTL电路的输出端和电源VDD之间接入上拉电阻RP，如图2-66所示。当TTL电路输出为高电平时，由于CMOS电路的IIH很小，所以RP的值由TTL电路输出级T5的输出漏电流IOH决定，即 RP=。,图2-66TTL电路驱动CMOS,2.5.2 用TTL电路驱动CMOS电路,2.5.3 用CMOS或TTL驱动LED电路 OD（或OC）门可驱动发光二极管，如图2-68所示。,图2-68 OD门驱动发光二极管,还可以用普通CMOS门来驱动发光二极管，如图2-69（a）所示。当输入端A、B都为高电平时，CMOS与非门的输出为低电平，这同OD门驱动发光二极管一样。当输入端A、B有一个为低电平时，CMOS与非门的输出为高电平，发光二极管截止。,有些CMOS门可在输出为高电平时驱动发光二极管，如图2-69（b）所示。需要CMOS门输出足够大的电流来满足发光二极管的需要。,
