数字电子技术基础第三章.ppt

《数字电子技术基础第三章.ppt》由会员分享，可在线阅读，更多相关《数字电子技术基础第三章.ppt（146页珍藏版）》请在三一办公上搜索。

1、第三章 门电路,3-1 概述3-2 半导体二极管门电路3-3 TTL门电路3-4CMOS门电路,3-1 概述,门电路：实现基本运算、复合运算的单元电路，如与门、与非门、或门,门电路中以高/低电平表示逻辑状态的1/0,获得高、低电平的基本原理,高/低电平都允许有一定的变化范围,正逻辑：高电平表示1，低电平表示0负逻辑：高电平表示0，低电平表示1,3.2半导体二极管门电路半导体二极管的结构和外特性（Diode）,二极管的结构：PN结+引线+封装构成,P,N,二极管的开关特性：,高电平：VIH=VCC低电平：VIL=0,VI=VIH D截止，VO=VOH=VCCVI=VIL D导通，VO=VOL=0

2、.7V,二极管的开关等效电路：,二极管的动态电流波形：,3.2.2 二极管与门,设VCC=5V加到A,B的 VIH=3V VIL=0V二极管导通时 VDF=0.7V,规定3V以上为1,0.7V以下为0,3.2.3 二极管或门,设VCC=5V加到A,B的 VIH=3V VIL=0V二极管导通时 VDF=0.7V,规定2.3V以上为1,0V以下为0,二极管构成的门电路的缺点,电平有偏移带负载能力差只用于IC内部电路,一、双极型三极管的结构,3.3.1 双极型三极管的开关特性,3.3 TTL门电路,管芯+三个引出电极+外壳,基区薄低掺杂,发射区高掺杂,集电区低掺杂,以NPN为例说明工作原理：,当VC

3、C VBBbe 结正偏,bc结反偏e区发射大量的电子b区薄，只有少量的空穴bc反偏，大量电子形成IC,二、三极管的输入特性和输出特性 三极管的输入特性曲线（NPN）,VON：开启电压硅管，0.5 0.7V锗管，0.2 0.3V近似认为:VBE VON iB=0VBE VON iB 的大小由外电路电压，电阻决定,三极管的输出特性,固定一个IB值，即得一条曲线，在VCE 0.7V以后，基本为水平直线,特性曲线分三个部分放大区：条件VCE 0.7V,iB 0,iC随iB成正比变化，iC=iB。饱和区：条件VCE 0,VCE 很低，iC 随iB增加变缓，趋于“饱和”。截止区：条件VBE=0V,iB=0

4、,iC=0,ce间“断开”。,三极管开关电路如图所示,三、双极型三极管的基本开关电路,图3.3.1 晶体三极管开关电路,三极管替代开关,3.3.1 双极型三极管的开关特性,当vI=VIH，为高电平时，使得iBIBS=VCC/RC，三极管处于饱和导通态，输出vo VOL Vces0,为低电平；,3.3.1 双极型三极管的开关特性,当vI=VILVON为低电平时，三极管处于截止状态，输出vo VOHVCC,为高电平,其中：,硅管为0.3V,锗管为0.1V,很小，为几十欧姆,三极管开关状态下的等效电路如图所示,3.3.1 双极型三极管的开关特性,四、双极型三极管的开关等效电路,截止时，发射结反偏，i

5、C0，相当开关断开；饱和时，发射结正偏，vCEVCE（sat）0，相当开关闭合。,截止,饱和,阻值很小，忽略,(c)饱和时的等效电路,五、双极型三极管的动态开关特性,3.3.1 双极型三极管的开关特性,即在开关电路中，输出电压的变化滞后于输入电压的变化,图3.3.7,六、三极管反相器,3.3.1 双极型三极管的开关特性,三极管反相器就是三极管的开关电路,只要参数选择合理，即当vI=VIL时，T截止，输出vO=VOH为高电平；当vI=VIH时，T饱和导通，输出vO=VOL为低电平，则YA,一、电路结构,3.3.2 TTL反相器的电路结构和工作原理,T1、R1和D1:输入级T2、R2和R3:倒相级

6、T4、T5、R4、D2:推拉式输出级,设：VCC5V，VIH3.4VPN结的导通压降为 VON0.7V,当vIVIL0.2V时,3.3.2 TTL反相器的电路结构和工作原理,T1导通,T2截止,D2导通,输出为高电平,voVOHVCC IC2R22VON 3.4V,当vIVIH3.4V时,3.3.2 TTL反相器的电路结构和工作原理,T1截止,T2导通,D2截止,voVOLVCE（sat）0.2V,输出为低电平,则输出和输入的逻辑关系为,二、电压传输特性,3.3.2 TTL反相器的电路结构和工作原理,TTL反相器输出电压随输入电压变化的曲线,a.AB段：,图3.3.10 TTL反相器的电 压传

7、输特性,3.3.2 TTL反相器的电路结构和工作原理,b.BC段：,图3.3.10 TTL反相器的电 压传输特性,3.3.2 TTL反相器的电路结构和工作原理,c.CD段：,图3.3.10 TTL反相器的电 压传输特性,3.3.2 TTL反相器的电路结构和工作原理,d.DE段：,图3.3.10 TTL反相器的电 压传输特性,3.3.2 TTL反相器的电路结构和工作原理,三、输入噪声容限,3.3.2 TTL反相器的电路结构和工作原理,当输入电压vI偏离正常低电平（0.2V）升高，或偏离正常高电平（3.4V）降低，在一定范围内，输出高低电平并不立刻改变,3.3.2 TTL反相器的电路结构和工作原理

8、,74系列典型值为：VNH=0.4V,VNL=0.4V,3.3.3 TTL反相器的静态输入特性和输出特性,输入电流随输入电压的变化关系，称为输入特性，,一、输入特性,a.当输入为低电平时，即vI0.2V，若VCC5V，则TTL反相器的输入电流为,3.3.3 TTL反相器的静态输入特性和输出特性,当vI0时,此电流IIS称为输入短路电流，在TTL门电路手册中给出，由于和输入电流值相近，故分析和计算时代替IIL。,b.当输入为高电平时，即vI3.4V，T1发射结截止，处于倒置状态，只有很小的反向饱和电流IIH,3.3.3 TTL反相器的静态输入特性和输出特性,IIS,D1导通,输入低电平,输入高电

9、平,V,CC,R,1,T,1,D,1,be,2,be,5,.,.,二、输出特性,3.3.3 TTL反相器的静态输入特性和输出特性,输出电压与输出电流的关系，称为输出特性，分为高电平输出特性和低电平输出特性。,1.高电平输出特性,当输出为vOVOH时，T4、D2导通，T5截止,3.3.3 TTL反相器的静态输入特性和输出特性,1.高电平输出特性,3.3.3 TTL反相器的静态输入特性和输出特性,2.低电平输出特性,3.3.3 TTL反相器的静态输入特性和输出特性,当输出为vOVOL时，T4、D2截止，T5导通,图3.3.16输出低电平等效电路,2.低电平输出特性,3.3.3 TTL反相器的静态输

10、入特性和输出特性,当输出为vOVOL时，T4、D2截止，T5导通,图3.3.16输出低电平等效电路,3.3.3 TTL反相器的静态输入特性和输出特性,图3.3.16输出低电平等效电路,3.扇出系数（Fan-out）的计算,3.3.3 TTL反相器的静态输入特性和输出特性,扇出系数就是一个门电路驱动同类型门电路的个数。也就是表示门电路的带负载能力。,当输出为高电平时，设可带N2个非门，则有,3.3.3 TTL反相器的静态输入特性和输出特性,则取Nmin N1，N2,例：已知74系列的反相器VOH3.2V,VOL0.2V，IOL（max）16mA，IOH（max）4mA，IIL1mA，IIH40A

11、，计算门G1可带同类门的个数,图3.3.18 扇出系数的计算,解：当G1输出为低电平时，有,3.3.3 TTL反相器的静态输入特性和输出特性,当G1输出为高电平时，有,3.3.3 TTL反相器的静态输入特性和输出特性,图3.3.18 扇出系数的计算,故取N10，即门G1可带同类门的个数为10个,四、输入端的负载特性,3.3.3 TTL反相器的静态输入特性和输出特性,V,CC,R,1,T,1,be,2,be,5,R,P,一般对于TTL门电路，若输入端通过电阻接地，一般当RP0.7K时，构成低电平输入方式；当RP1.5K时，构成高电平输入方式。,3.3.3 TTL反相器的静态输入特性和输出特性,输

12、入端悬空时，用万用表测量其电压，读书为多少，此时应视为高电平还是低电平？,3.3.3 TTL反相器的静态输入特性和输出特性,例3.3.3 电路如图所示，试写出各个电路输出端的表达式。,解：,3.3.3 TTL反相器的静态输入特性和输出特性,3.3.3 TTL反相器的静态输入特性和输出特性,例：计算RP的取值范围。已知G1、G2均为74系的TTL反相器，VCC5V，VOH3.4V,VOL0.2V,VIH（min）2.0V，VIL（max）0.8V，IIH40A,解：vo1=VOH时，若使vI2 VIH（min），则,3.3.3 TTL反相器的静态输入特性和输出特性,3.3.3 TTL反相器的静态

13、输入特性和输出特性,故取RP0.69k,练习：电路如图所示，试写出各输出端的逻辑式,3.3.3 TTL反相器的静态输入特性和输出特性,3.3.4 TTL反相器的动态特性,一、传输延迟时间,图3.3.26 TTL反相器的动态波形,原因：结电容和寄生电容的存在。,TTL门的平均传输延时为3 40ns,二、交流噪声,3.3.4 TTL反相器的动态特性,交流噪声容限远大于直流噪声容限。,（a）正脉冲噪声容限,图3.3.27 正脉冲噪声容限,将输出为高电平由额定值降到2.0V时输入正脉冲的幅度称为正脉冲噪声容限,（b）负脉冲噪声容限,3.5.4 TTL反相器的动态特性,图3.5.28 负脉冲噪声容限,将

14、输出为低电平由额定值上升到0.8V时输入负脉冲的幅度称为负脉冲噪声容限,三、电源的动态尖峰电流,3.3.4 TTL反相器的动态特性,三、电源的动态尖峰电流,3.3.4 TTL反相器的动态特性,1.两种状态下电源负载电流不等（空载情况下),2、动态尖峰电流,3.3.4 TTL反相器的动态特性,3.3.5 其他类型的TTL门电路,一、其他逻辑功能的门电路,1.与非门,输入级,倒相级,输出级,3.3.5 其他类型的TTL门电路,1.由于与非门电路结构和电路参数与反相器相同，故反相器的输出特性也适用于与非门；,3.3.5 其他类型的TTL门电路,2.两个输入端并联使用时，计算与非门每个输入端的输入电流

15、时，应根据输入端的不同工作状态分别对待。,若输入端接低电平时，输入电流的计算和反相器相同，即,若输入端接高电平，T1的两个发射结反偏，故输入电流为单个输入端高电平输入电流的2倍。,例：已知电路TTL与非门的参数为IOH0.5mA，IOL8mA，IIL0.4mA，IIH40A，问可以驱动多少个同类逻辑门？,解：设输出为高电平时，可以带N1个同类逻辑门，则,2N1IIHIOH,设输出为低电平时，可以带N2个逻辑门，则,N2IILIOL,故取N12,3.3.5 其他类型的TTL门电路,2.或非门,3.3.5 其他类型的TTL门电路,3.与或非门,3.3.5 其他类型的TTL门电路,与或门相比，输入管

16、T1和T1都是多发射极的三极管，构成与门电路，其输出为,4.异或门,注：与门和或门是在与非门和或非门的基础上加了一级反相器构成。,3.3.5 其他类型的TTL门电路,AB,（AB）,1.推拉式输出电路结构的局限性：,3.6 OC门（Open Collector Gate）,将推拉式TTL与非门的输出端并联，则当某一门的输出端为低电平，如Y2=0,则当Y1=1时，会有G1门的电流通过G2门的T5管，这个电流远远超过正常工作电路，有可能使T5管损坏。,输出电平不可调 负载能力不强，尤其是高电平输出 输出端不能并联使用,为了使TTL与非门能实现线与功能，把输出级的去掉T3、T4管，使T5管的集电极开

17、路，就构成集电极开路门，即OC门。,1.推拉式输出电路结构的局限性,图3.3.35,3.6 OC门（Open Collector Gate）,2.OC门的结构特点,图3.3.36,3.6 OC门（Open Collector Gate）,3.6 OC门（Open Collector Gate）,若利用OC门实现线与功能，则将几个OC门的输出并联起来用一个上拉电阻即可.,图3.3.38,3.线与的实现,3.6 OC门（Open Collector Gate）,图3.5.39,3.6 OC门（Open Collector Gate）,其中n驱动管的个数 m负载管输入端的个数,3.6 OC门（Ope

18、n Collector Gate）,4、外接负载电阻RL的计算,驱动管输出为高电平,驱动管输出为低电平,其中：m负载管短路电流的个数；IOLOC门T5管导通时的电流；IIL负载门每个输入端的短路输入电流,3.6 OC门（Open Collector Gate）,4、外接负载电阻RL的计算,4.OC门的应用,实现与或非逻辑线与,图3.5.38,电平转换,由于OC门的高电平可以通过外加电源改变，故它可作为电平转换电路。,3.6 OC门（Open Collector Gate）,例:选定合适的RL阻值。已知G1、G2为OC门，输出管IOH200A，IOLmax16mA。G3、G4和G5均为74系列与

19、非门，它们的IIL1mA，IIH40A。，要求OC门的高电平VOH3.0V，低电平VOL0.4V.,解：当输出为高电平时,当输出为高电平时,例2:输出VOH3.6V，VOL0.3V。电压表满量程为50V，内阻为20K/V，输入信号A、B、C的取值（如表一)，求开关S断开和闭合时V1和V2的值。,则当S断开时，相当此端加高电平，T2、T5导通，将T1的基极电位钳位在2.1V，故V12.1-0.7=1.4V；当S闭合时，若此端输入为低电平，则相应的be结导通，将T1的基极电位钳位在0.3+0.7=1V，故V11-0.7=0.3V；此端输入为高电平则与S断开相同,解：对于门G2的输入端可以用图所示电

20、路来等效,故对应的输入输出如表二,3.7三态TTL与非门（TSLThree State Logic Gate）,三态门特点是除了输出高、低电平两个状态外，还有第三种状态，即高阻状态。,输入级多了一个使能端EN和一个二极管D。,图3.5.46,1.电路结构,图3.5.47,图3.5.46,2.工作原理,（1）当EN0时，P1，D截止，与非门为正常工作状态，即,（2）当EN1时，P0，D导通，T4截止；而P0使得T1导通，T2、T5截止，与非门为高阻态，即YZ,3.7三态TTL与非门,控制端为高电平有效的三态门,（1）当EN1时，P1，D截止，与非门为正常工作状态，即Y（AB）,（2）当EN0时，

21、P0，D导通，T4截止；而P0使得T1导通，T2、T5截止，与非门为高阻态，即YZ,3.7三态TTL与非门,3.三态门的用途,图3.5.51 总线结构,图3.5.50 数据的双向传输,TTL三态门除了电平转换，也可以构成数据的双向传输和总线结构,3.7三态TTL与非门,电路如图所示，试用表格方式列出各门电路的名称、输出逻辑式及当ABCD1001时各输出逻辑函数的取值。,练习：,3.3.2 TTL反相器的电路结构和工作原理,TTL逻辑器件分成54系列和74系列两大类,54系列和74系列按工作速度和功耗可分成下面4个系列：,(a)标准通用系列：,国产型号为CT54/74系列，与国际上SN54/74

22、系列相当.,国产型号为CT54H/74H系列，与国际上SN54H/74H系列相当,(b)高速系列：,(c)肖特基系列：,国产型号为CT54S/74S系列，与国际上SN54S/74S系列相当,(d)低功耗肖特基系列：,国产型号为CT54LS/74LS系列，与国际上SN54LS/74LS系列相当,3.3.2 TTL反相器的电路结构和工作原理,3.8TTL电路的改进系列,门电路的综合性能指标dp积：,将传输延迟时间tpd和功耗P的乘积称为dp积，即,对于门电路，dp值越小越好，说明门电路速度快，功耗低。,一、高速系列74H/54H（High-Speed TTL）,a.是输出级采用达林顿结构（减小输出

23、电阻Ro）,所有的电阻阻值降低了将近一倍,电路如图所示,标准74系列,3.8TTL电路的改进系列,二、肖特基系列74S/54S（Schottky TTL）,图3.5.54,a.在74S系列的门电路中采用抗饱和三极管（或称为肖特基三极管）。是由普通的双极型三极管和势垒二极管（SBDSchottky Barrier Diode)组合而成。,1.电路结构的改进,3.8TTL电路的改进系列,b.用有源泄放电路缩短了电路的传输延迟时间；,图3.5.54,图3.5.55,c.减小电阻值，功耗增加；由于T5为浅饱和，故低电平升高。,3.8TTL电路的改进系列,三、低功耗肖特基系列74LS/54LS（Low-

24、Power Schottky TTL）,3.8 TTL电路的改进系列,1.电路结构的改进：,a.仍然采用抗饱和三极管和有源泄放电路；,b.用肖特基二极管SBD代替多发射极三极管；,c.增加了D3和D4两个SBD管子,加快管子的开关速度。,d.大幅度提高电路中各个电阻的阻值，另将R5接地改为接到输出端。,2.74LS系列的优点,传输延迟时间短,功耗降低,3.8 TTL电路的改进系列,1.74AS系列（Advanced Schottky TTL）：,2.74ALS系列（Advanced Low-Power Schottky TTL）,为了降低延迟功率积（dp积），采用较高阻值电阻，缩小器件的尺寸，

25、在电路也做了局部的改进。其dp积是74系列门电路中最小的一种。,电路和74LS系列相似，但采用低阻值电阻，故传输延迟时间较短，工作速度提高。但功耗要74LS系列的大些。,四、74AS和74ALS系列,注：在不同系列的TTL器件中，只要器件型号的后几位数码相同，则其逻辑功能、外形尺寸、引脚排列就完全相同。,3.9 CMOS门电路,CMOS逻辑门电路是在TTL器件之后，出现的应用比较广泛的数字逻辑器件，在功耗、抗干扰、带负载能力上优于TTl逻辑门，所以超大规模器件几乎都采用CMOS门电路，如存储器ROM、可编程逻辑器件PLD等,国产的CMOS器件有CC4000(国际CD4000/MC4000)、高

26、速54HC/74HC系列（国际MC54HC/74HC),此外还有兼容型的74HCT和74BCT系列（BiCMOS）,一、MOS管的类型和符号,a.增强型NMOS,3.9.1 MOS管(绝缘栅）的开关特性,b.增强型PMOS,3.9.1 MOS管(绝缘栅）的开关特性,图3.3.2 NMOS管共源极接法电路及其输出特性,(a),(b),3.9.1 MOS管(绝缘栅）的开关特性,开启电压,当vGS 109,VGS VGS(th)时,管子导通，iD V 2GS，RON1k,3.9.1 MOS管(绝缘栅）的开关特性,当vGSVGS(th)，管子截止，iD=0,VGS VGS(th)时,管子导通，iD V

27、 2GS,3.9.2 CMOS反相器的电路结构和工作原理,一、CMOS反相器的电路结构及工作原理,其中T1为P沟道增强型MOS管，T2为N沟道增强型MOS管.它们构成互补对称电路,1.结构：,3.9.2 CMOS反相器的电路结构和工作原理,|VGS（th）P|VGS（th）N VDD|VGS（th)P|+VGS(th)N，,2.工作原理,当vIVIL0为低电平时,3.9.2 CMOS反相器的电路结构和工作原理,当vIVIHVDD为高电平时,特点,1.无论 vI 是高电平还是低电平，T1和T2管总是一个导通一个截止的工作状态，称为互补，这种电路结构CMOS电路；,2.由于无论输入为低电平还是高电

28、平，T1和T2总是有一个截止的，其截止电阻很高，故流过T1和T2的静态电流很小，故其静态功耗很小。,3.9.2 CMOS反相器的电路结构和工作原理,AB段：输入低电平,CD段：输入高电平,图3.3.11 CMOS反相器的电压传输特性,二、电压传输特性和电流传输特性,1.电压传输特性,3.9.2 CMOS反相器的电路结构和工作原理,BC段：,图3.3.11 CMOS反相器的电压传输特性,T1、T2同时导通，若T1、T2参数完全相同，则,2.电流传输特性,图3.3.12 CMOS反相器的电流传输特性,AB段：输入低电平,输出漏极电流近似为零,电流传输特性是反相器的漏极电流随输入电压变化曲线。,CD

29、段：输入高电平,3.3.2 CMOS反相器的电路结构和工作原理,BC段：,图3.3.12 CMOS反相器的电流传输特性,T1、T2同时导通，有电流iD同时通过，且在 vIVDD/2附近处，漏极电流最大。,3.9.2 CMOS反相器的电路结构和工作原理,3.9.2 CMOS反相器的电路结构和工作原理,图3.3.14 VDD对电压传输特性的影响,结论：可以通过提高VDD来提高噪声容限,三、输入端噪声容限,图3.3.13 CMOS反相器输入噪声容限示意图,3.9.3 CMOS 反相器的静态输入和输出特性,一、输入特性,输入特性是从CMOS反相器输入端看其输入电压与电流的关系。,由于MOS管的栅极和衬

30、底之间存在SiO2为介质的输入电容，而绝缘介质又很薄，非常容易被击穿，所以对由MOS管所组成的CMOS电路，必须采取保护措施。,0vI VDD，输入端保护电路不起作用。当vI VDD+VF时，D1导通，将栅极电位vG钳位在VDD+VF，而当vI-VF时，D2导通，将栅极电位vG钳位在VF,图3.3.15 CMOS反相器的两种常用保护电路,3.9.3 CMOS 反相器的静态输入和输出特性,3.9.3 CMOS 反相器的静态输入和输出特性,图3.3.16 CMOS反相器的输入特性,D1、D2截止,二、输出特性,1.低电平输出特性,在输入为高电平，即 vIVIHVDD时，此时T1截止，T2导通，电流

31、从负载注入T2，输出电压VOL随电流增加而提高。,图3.3.17 输出为低电平时的电路,3.9.3 CMOS 反相器的静态输入和输出特性,3.9.3 CMOS 反相器的静态输入和输出特性,实际上是T2管漏极电流iD和漏源电压vDS之间的关系,3.9.3 CMOS 反相器的静态输入和输出特性,2.高电平输出特性,图3.3.18 输出为高电平时的电路,电流的实际方向与所设方向相反,在输入为低电平，即 vIVIL0时，此时T1导通，T2截止，电流从T1管流出到负载，输出电压VOHVDDIOHRON1随电流增加而下降。,3.9.3 CMOS 反相器的静态输入和输出特性,图3.3.19 输出为高电平时的

32、输出特性,高电平输出特性也和管子的输出特性有关，而且vGS越负，电压下降的越少,3.9.4 CMOS反相器的动态特性,一、传输延迟时间tPHL和tPLH,CMOS电路tPHL tPLH,二、交流噪声容限,3.9.4 CMOS反相器的动态特性,图3.3.20 交流噪声容限在不同VDD时交流噪声容限与噪声电压作用时间的关系,它反映CMOS反相器的动态抗干扰能力。其中tw 是脉冲宽度。,VNA=f（tw）,三、动态功耗,3.9.4 CMOS反相器的动态特性,电容充放电的功耗为,两个管子同时导通时的功耗PT为,3.9.4 CMOS反相器的动态特性,总的动态功耗为,3.9.4 CMOS反相器的动态特性,

33、CMOS反相器的总功耗静态功耗和动态功耗之和，即,3.9.5 其他类型的CMOS逻辑门,1.CMOS与非门,T1、T3为两个串联的PMOS，T2、T4为两个并联的NMOS,图3.3.21 CMOS与非门,一、其他逻辑功能的CMOS门电路,T1、T3为两个并联的PMOS，T2、T4为两个串联的NMOS,2.或非门：,其他类型的CMOS逻辑门,图3.3.22 CMOS或非门,3.带缓冲级的CMOS门电路,其他类型的CMOS逻辑门,上面电路存在的问题：,输出电阻RO受输入状态的影响；,输出的高低电平受输入端数目的影响,其他类型的CMOS逻辑门,输入端数目愈多，低电平VOL越高；输出高电平VOH也提高

34、,输入状态不同对电压传输特性有影响，使T2、T4达到开启电压时，输入电压vI不同,改进电路均采用带缓冲级的结构，如图为带缓冲级的CMOS与非门电路,3.9.5 其他类型的CMOS逻辑门,图3.3.23 带缓冲级的与非门,二、漏极开路输出的门电路（OD门）,3.9.5 其他类型的CMOS逻辑门,1.结构和符号,3.9.5 其他类型的CMOS逻辑门,图3.3.2 OD门的逻辑符号,2.工作原理,在使用OD门时，一定要将输出端通过电阻（叫做上拉电阻）接到电源上。,3.9.5 其他类型的CMOS逻辑门,电平转换,图3.3.27 线与逻辑电路的接法,3.9.5 其他类型的CMOS逻辑门,4.上拉电阻RL

35、的计算,3.9.5 其他类型的CMOS逻辑门,OD门输出为高电平,OD门输出为低电平,3.9.5 其他类型的CMOS逻辑门,OD门输出低电平最大值,三、CMOS传输门,3.9.5 其他类型的CMOS逻辑门,T1为NMOS管，T2为PMOS管，C和C为互补控制信号,1.电路结构及逻辑符号,2.工作原理,3.9.5 其他类型的CMOS逻辑门,图3.3.34 传输门的工作电路,（1）C0，C1,只要vI在0 VDD之间变化，T1和T2同时截止，输入和输出为高阻态，传输门截止，输出vo0,3.9.5 其他类型的CMOS逻辑门,（2）C1，C0,vI 在0 VDD时，输出为vovI,0 vI VDD-V

36、GS(th)N,|VGS(th)P|vI VDD,其工作原理为：当C1,开关闭合，vo vI；当C0,开关断开，输出高阻态。,图3.3.36 CMOS双向模拟开关的电路及符号,3.9.5 其他类型的CMOS逻辑门,四、三态输出的CMOS门电路,3.9.5 其他类型的CMOS逻辑门,图3.3.38 CMOS三态门的电路及符号,3.9.5 其他类型的CMOS逻辑门,例1 CMOS门电路如图所示，试分析电路的逻辑功能,解：当C0时，C 1，传输门为高阻态，故输出YZ,故这是由CMOS或非门和CMOS传输门构成的三态或非门,传输门,当C1时，C 0，传输门为开启，输出Y（AB）,解：（a）YA,例2

37、由CMOS传输门构成的电路如图（a）、（b）、（c）所示，试写出各电路的输出函数的表达式。,(b)输出、输入真值表为,输出逻辑式为,其输出逻辑式为,注：为了避免传输门关闭时出现高阻态，可以在输出端通过大电阻接地；也可以输出端通过电阻接电源。这样输出端均会有确定的值。,(C)其输出输入真值表为,例3 电路如图所示。试分析其逻辑功能,解：当EN1时，传输门截止，输出为YZ（高阻态）当EN0时，传输门开启，CMOS反相器的输出通过传输门到达输出，使得YA，故为三态输出的反相器。,3.10 TTL电路与CMOS电路的接口*,无论何种门作为驱动门，都必须为负载门提供合乎标准的高、低电平和足够的驱动电流。

38、,其中n和m分别为负载电流中IIH、和IIL的个数。,集成逻辑门使用中的几个问题,1.多余输入端的处理,a.将多余端和使用的输入端并联使用,注：这种方法对ECL门使带负载能力下降，对于CMOS门可降低工作速度，增加功耗。,b.将多余端悬空或剪掉,注：对于TTL门电路，由于输入阻抗小，影响不大；对于CMOS门、ECL门，会使电路不能稳定工作,c.依照逻辑门的功能将多余端接固定的电平，如对于与门和与非门，多余端可接高电平；而或门和或非门可接低电平，,3.10 TTL电路与CMOS电路的接口*,2.逻辑电平的匹配,方法是接上拉电阻或利用OC门来进行电平转换，现在有现成的各类电平转换电路供用户选择。,3.负载能力的匹配,在满足电平匹配的情况下，TTL门电路的驱动电流大，可以直接驱动CMOS门。而CMOS门的驱动电流很小，不能直接驱动TTL门。,采用的方法是使用专门的接口电路。注意：同一类型不同系列的逻辑门也要注意器件使用配合的问题,3.10 TTL电路与CMOS电路的接口*,