《数字电子技术基础——第十一章数字系统设计实例课件.ppt》由会员分享，可在线阅读，更多相关《数字电子技术基础——第十一章数字系统设计实例课件.ppt（59页珍藏版）》请在三一办公上搜索。
1、第11章 数字系统设计实例,11.1 数字系统设计的描述方法 11.2 数字系统设计实例,11.1 数字系统设计的描述方法,11.1.1 方框图 提高了系统结构的可读性和清晰度。容易进行结构化系统设计。便于对系统进行修改和补充。为设计者和用户之间提供了交流的手段和基础,方框图描述法是在矩形框内用文字、表达式、符号或图形来表示系统的各个子系统或模块的名称和主要功能。矩形框之间用带箭头的线段相连接，表示各子系统或模块之间数据流或控制流的信息通道。图上的一条连线可表示实际电路间的一条或多条连接线，连线旁的文字或符号可以表示主要信息通道的名称、功能或信息类型。箭头指示了信息的传输方向。方框图是系统设计
2、的初步，其设计是一个自顶向下、逐步细化的过程。,【例 11-1】设计一个数据采集系统方框图。解：根据题意先画出系统的粗框图如图11-1(a)所示。该框图定义和描述了系统从输入到输出的基本功能模块和实现的一般过程。在对系统的数据和控制信息进行分析和定义后将系统框图作进一步的分解和细化。图 11-1(b)为第一步的分解图。系统框图中的输入、输出只是一般意义的输入和输出，输入信号在A/D转换前一般要进行放大或衰减处理，输出的方式根据要求可以是显示或进一步的后处理等。图11-1(c)为输入、输出进一步明确后的方框图。,图 11-1 数据采集系统框图,11.1.2 时序图,【例11-2】用时序图描述数据
3、采集系统控制数据写入、读出存储器的时间关系。解：该系统存储器的数据写入、读出的时序主要由控制功能模块产生，写入存储器的数据由A/D转换器提供，其时间顺序如下：首先给A/D发出启动命令START。START为高电平有效，当START下降沿来到时开始进行A/D转换。EOC为A/D转换器的转换结束信号，输出高电平有效。在START上升沿后18 个时钟周期内，EOC变为低电平时，标志A/D正在进行转换，当A/D转换结束时，EOC由低变为高，控制电路向A/D发出输出允许信号后，A/D转换的数据便可以送出。,存储器的写命令WR为低电平有效，当控制电路向存储器发出写命令WR后，便可以将A/D送出的数据写入存
4、储器。存储器写完数据后，控制电路再向存储器发RD读出命令。当RD为低电平有效时，便可以从存储器读出数据。,图 11-2 例11-2工作时序图,11.2 数字系统设计实例,11.2.1 定时电路的设计,【例 11-3】设计定时电路，要求该电路实现以下功能：(1)可任意设置定时的小时、分。(2)数码管显示减计数过程的时间，可显示小时、分、秒。(3)定时结束报警。,解：定时电路的方框图描述。根据定时电路的设计要求，我们把该电路的工作过程分为三步进行：首先设置需要定时的时间；然后启动定时计数器开始计时，计时采用倒计时的方式工作，同时显示倒计时的时间；最后当定时结束时产生报警信号，用发光二极管指示定时结
5、束。,图 11-3 定时电路框图,系统组成及基本原理。定时电路原理图如图11-4 所示，该电路由振荡器、计数器、时间显示、定时控制、定时时间设置几个部分组成。定时时间设置。时间设置电路可实现小时和分的设置。由于采用减计数方式，设置的时间就是需要的定时时间。小时的设置通过直接置A7、A8两计数器的数据置数端D12D7。因为一天只有24小时，小时的最高位只为 2，因此A7计数器的C、D端接地。如需要更长的定时时间，对C、D端置数即可。,图 11-4 定时电路原理图,分的设置有两个过程：计数开始前为人工预置定时时间的分，此时S1=0，A13导通，A14断开，人工预置的时间分钟通过A13数据总线驱动器
6、的D6D0送入A9、A10计数器的数据端。计数开始时，S1=1,A13断开，人工预置的分钟数据就不能通过A13送入A9、A10分计数器的数据端。在减计数的过程中，如果小时计数器A7、A8不为0，每当A7、A8减 1 计数，分计数器就要从 59 减到 0。由于A14的使能端接A9的借位端，当A9、A10分计数器减到 0 时，A14导通使A9、A10自动设置到 59。,计数、显示、分频。计数器是整个定时系统的主要部分。由 6 块十进制加减计数器 74LS168构成减法计数器。小时计数器的模值为 24，分和秒计数器的模值都是 60。计数器的输出通过数码管驱动译码器 A1A6去驱动共阴极数码管显示时间
7、，显示的时间值为时、分、秒。计数器的计数时钟频率为 1 Hz，由晶体振荡器产生的 32 768 Hz时钟，经过A17、A18 两片计数器 215分频得到。,定时启动和定时控制。设置好定时时间的时、分值后，拨动开关S1接地(S1=0)，D触发器(A15)的Q=1,设置的时间值送入计数器并显示。S1再拨到UCC时(S1=1)，减计数定时开始。当时间值减到全 0 时，A15的CLK端产生上升沿，使Q=0，显示器全灭，发光二极管V1亮。该电路的定时结束指示电路也可以根据需要改成不同形式的控制方式，如控制继电器的通断、定时发声报警、定时产生启动信号等等。该电路也可改成加法计数定时系统，读者可根据要求设计
8、出相应的定时电路。,11.2.2 数字频率计的设计,1.频率测量的工作原理 数字频率计是用于测量信号频率的电路。测量信号的频率参数是最常用的测量方法之一。实现频率测量的方法比较多，在此我们主要介绍三种常用的方法：时间门限测量法、标准频率比较测量法、等精度测量法。1)时间门限测量法 在一定的时间门限T内，如果测得输入信号的脉冲数为N，设待测信号的频率为fx，则该信号的频率为,改变时间T，则可改变测量频率范围。例如，当T=1s,则fx=N(Hz)；T=1ms，则fx=N(kHz)。此方法的原理框图如图 11-5 所示，时序波形图如图 11-6 所示。,图 11-5 测频原理框图,图 11-6 测频
9、时序波形图,2)标准频率比较测量法 用两组计数器在相同的时间门限内同时计数，测得待测信号的脉冲个数为N1、已知的标准频率信号的脉冲个数为N2，设待测信号的频率为fx,已知的标准频率信号的频率为f0；由于测量时间相同，则可得到如下等式：,从上式可得出待测信号的频率公式为,标准频率比较测量法对测量时产生的时间门限的精度要求不高，对标准频率信号的频率准确度和频率的稳定度要求较高，标准信号的频率越高，测量的精度就比较高。该方法的测量时间误差与时间门限测量法的相同，可能的最大误差为正负一个待测信号周期，即t=1/fx。测量时可能产生的误差时序波形如图 11-7 所示。,图 11-7 一般测量时可能产生的
10、误差时序波形图,3)等精度测量法 等精度测量法的机理是在标准频率比较测量法的基础上改变计数器的计数开始和结束与闸门门限的上升沿和下降沿的严格关系。当闸门门限的上升沿到来时，如果待测量信号的上升沿未到时两组计数器也不计数，只有在待测量信号的上升沿到来时，两组计数器才开始计数；当闸门门限的下降沿到来时，如果待测量信号的一个周期未结束时两组计数器也不停止计数，只有在待测量信号的一个周期结束时两组计数器才停止计数。这样就克服了待测量信号的脉冲周期不完整的问题，其误差只由标准频率信号产生，与待测量信号的频率无关。最大误差为正负一个标准频率周期，即t=1/f0。由于一般标准信号频率都在几十兆赫兹以上，因此
11、误差小于 10-6。,图 11-8 等精度测量法的时序波形图,2.频率计电路设计,【例 11-4】设计一频率计，要求：(1)测频的频率范围为 1Hz10 kHz。(2)显示位数用四位数码显示。解：时间门限测量频率的原理框图如图 11-5 所示，晶体振荡电路产生较高的标准频率，经分频电路可获得各种时间基准脉冲(T=1s,0.1 s,10 ms,1 ms，)，由开关S控制选择时基脉冲。被测信号经放大整形后变成脉冲信号送到主控门的输入端，只有在闸门信号的闸门时间T内输入信号才能通过主控门进行计数。测频电路的时序波形如图 11-6 所示。,3.实现电路及说明 时间门限测量频率电路图如图 11-9 所示
12、。电路中的振荡电路产生 1MHz的频率标准，经分频器10分频、102分频、103 分频、104分频、105分频、106 分频，产生 6 种时基信号 10 s、0.1 ms、1 ms、10 ms、0.1 s、1 s，分频电路由十进制计数器 74LS90 实现(图中的D1D6)。时基信号由八选一数据选择器(74LS151(D15)实现选择。当S2S1S0=000 时选择 1 s，S2S1S0=001 时选择 0.1 s，S2S1S0=101 时选择 10s。选择的时基信号经D触发器构成对应时间宽度的时基门限。,图 11-9 测量频率电路图,计数显示：计数器由四片74LS90十进制计数器D7D10实
13、现，计数完成后数据锁存由74LS374完成，锁存后的数据经 74LS48 数码管驱动器和共阴极数码管进行显示。显示数值到下一次计数完成后刷新。可用发光管或其它方法提示频率单位Hz或kHz。,11.2.3 任意波形发生器的设计,1.波形发生器工作原理,图 11-10 任意波形发生器原理框图,1)直接地址计数器产生方法 工作过程是，如果计数器的位数为N位(模值=2N)，则把波形的一个周期分为 2N个等间隔数据点(抽样点)存入数据存储器，地址计数器不断地循环计数，就产生出每一周期为2N个固定点的波形。该方法的特点是每一个波形周期的点数是固定的，每一周期内点与点之间的相位间隔相同。但是，两个相邻周期波
14、形之间的相邻两个点的相位间隔与其它点之间的相位间隔有可能不同。当计数器的位数N增加时，这种相位间隔的误差就可以忽略。,如果产生的波形是循环读出的周期波形，则波形的频率由两方面来决定:一方面，波形的频率由地址计数器的计数时钟决定，当波形存储的点数一定时，计数器的计数时钟频率越快，读出一周期波形数据的时间就越短，生产输出波形的频率就越高，反之，则波形频率低；另一方面，波形的频率也由组成一周波形的点数来确定，当计数时钟频率一定时，一周波形的点数越多，读完一周波形所需的时间就越长，波形频率就低，反之则高。,如果设地址计数器的标准时钟频率为fr，计数器的位数为N位，一周波形的点数有M个，输出波形的频率为
15、fo，则输出波形的频率fo与fr、M的关系式为,从上式可以得出，当fr为一固定值时，波形的最小频率为,波形的最高频率受到奈奎斯特抽样定理的限制，至少每一周期抽样两个点，所以有,2)相位累加器产生方法(或DDS方法)DDS方法是根据正弦波形的产生，从相位出发，用等间隔的相位，给出各相位的正弦波形数据点(抽样点)，存入数据存储器，通过相位累加器的循环相位累加，产生周期性正弦波。,图 11-11 DDS方法实现的原理方框图,fr为标准时钟频率，Tr=1/fr；fo为输出波形频率，To=1/fo;Pw为相位增量系数，这个值给出的是相位变化的速度。如果累加器的位数是N位，则2/2N rad就是最小的相位
16、增量。于是对应的相位增量是Pw/2N rad。完成一周正弦波输出需要经过2/(Pw2/2N)个标准时钟周期，可以得出输出波形的周期为,或,根据上述分析可知，相位增量系数Pw越小，波形的失真度越小，输出波形的频率fo越低，最低时的输出频率：,同样，相位增量系数Pw越大，波形的失真度越高，输出波形的频率fo越大，最大的输出频率：,2.波形产生器设计中应考虑的几个问题,1)D/A转换器指标 任意波形发生器的特性很大程度上取决于D/A转换器的性能。主要性能指标是D/A的转换速度和分辨率(位数)。通常，高速D/A的分辨率较低。目前常采用 8 位、10 位和12位的D/A转换器。8位D/A的分辨率有28=
17、256个离散电压等级，而 12 位D/A分辨率有 212=4096 个电压等级。D/A位数越多，分辨率越高，再现的波形量化误差就小，从而波形的失真度小。因此，选择什么样的分辨率可根据失真度要求来考虑。,2)分频器 分频器主要用于改变地址计数器的时钟频率。一般设计波形发生器要考虑产生的波形频率可在一定范围内变化，如低频信号的频率范围一般为1Hz1MHz。为了达到最高信号频率的要求，振荡器的频率要有最高信号频率的几十倍。如果不对振荡器产生的时钟信号进行分频，要得到最低信号频率1Hz时，就要求有很大的波形数据存储空间，并且改变一次波形频率fo就要改变一次波形存储点数，这样设计出来的任意波形发生器灵活
18、性就差。如果采用可编程分频器，通过控制分频系数来控制地址计数器的时钟频率fr的变化，而存储点数M不变，则波形频率就只随fr的变化而变化这样就方便了。,3)波形存储器的选择 存储器的选择可根据波形产生的功能要求，选择随机存储器(RAM)或只读存储器(EPROM)。(1)RAM存储器 使用RAM存储器时，设计者可通过计算机编程及I/O接口电路对RAM进行波形存储，实现任意波形和函数发生器。甚至可以通过键盘输入方程式或从显示器扫描曲线产生较复杂的波形。RAM存储方式可通过计算机改变波形点数和分频系数两个参数来改变波形频率。RAM存储器与计算机实现波形发生器的原理框图如图 11-12 所示。,图 11
19、-12 计算机控制实现波形发生器的原理框图,(2)EPROM存储器 如果设计的波形发生器只要求产生几种确定的波形时，可预先利用EPROM编程器写好各种波形的数据表，然后通过计数器查表产生波形。EPROM存储的波形数据不能改变，因此信号频率的改变靠改变分频系数来实现。EPROM存储方式的波形产生器电路结构简单，成本低，容易实现。,3.任意波形产生器实现电路,1)波形数据存储表 波形发生器产生的各种波形数据存储在存储器内，电路中的存储器选用2764EPROM，存储容量为8K8。本设计电路的存储器只存入了四种波形的数据表，每一种波形用1 K个存储单元存储一个周期，共用4K个内存，其余4K个可供扩展波
20、形种类使用。四种波形的数据表地址和对应的存储单元内容如表 11-1 所示。从表可看出每一种波形的高三位地址A12A11A10不变，只有A9A0十位地址从全0变到全1。,表 11-1 四种波形的数据表地址及对应的存储单元内容,2)地址计数器电路 地址计数器由D4、D5、D6三块74161构成最大模值为 1024 的计数器。地址计数器从全 0 计到全 1，可循环产生 1K个地址。对 4 K 个波形寻址时EPROM的A12可直接接地，只要用开关S1、S2选择A11A10从00到11，就可实现四种波形的选择输出。,图 11-13 波形发生器电路,4.波形频率计算,式中fr为地址计数器的时钟频率，M为存
21、储数据的点数。由于M=1024为固定值，只有控制分频器的分频系数改变fr，才能改变fo。该电路的分频器由D7、D8、D9、D10四块74161构成可预置计数器，实现任意M分频。分频系数N与置数端值D的关系为,其中n为计数器的位数(n=16),D为置数端D15D0的二进制数值，取值范围为02n-2。,分频器的输出频率为,式中fCP为振荡器产生的频率，由12MHz晶体振荡电路产生。将fr代入fo的公式得,由于2764EPROM的最快读出时间为150 ns，分频器的最大输出频率 frmax=6MHz。,当Nmin=2 时，M=1024,当Nmax=65 536 时，M=1024,为了获得更高的信号频
22、率可采取以下措施：减少波形数据存储空间M；采用读出频率更高的EPROM。降低信号频率的方法：增加波形数据存储空间M；降低振荡器频率；增加分频计数器位数n。综合高、低频率要求，只有采用高频的EPROM和增加分频器位数比较合适。,11.2.4 数据采集系统的设计,1.数据采集系统的主要技术指标 数据采集系统的核心器件是A/D转换器。通常在不同的应用场合对数据采集系统有不同的技术要求，主要有分辨率、采样率、采样方式、精度和输入范围等。,图 11-14 数据采集系统框图,1)A/D输入电压动态范围 不同的A/D其输入电压的动态范围不同，一般有 05 V、0+10 V、-5+5 V和-2.5+2.5 V
23、等。如果某一A/D转换器的输入电压范围是 010 V，而输入模拟信号电压范围为-5+5 V，为了满足A/D输入的要求，应采用运放加法电路使输出模拟量在 010 V范围内变化。对微弱的模拟信号常常要经过运放放大后再输入A/D转换器。,2)采样频率 模拟信号转换成数字信号必须经过采样保持电路。为了不失真地采集模拟信号，要求A/D的采样频率最低为 2 倍的信号频率。在实际应用中，为了保证信号采集质量，选择A/D的采样频率通常为信号频率的 34 倍，工程上有时取 10 倍。常用的A/D器件ADC0809的最高采样频率fmax=10kHz。,3)分辨率 A/D的分辨率一般由A/D的位数和输入电压范围来决
24、定。如两个输入电压范围都为 010 V，转换位数一个为 8 位，另一个为 10 位，则分辨率分别为,由此可见，如何选择A/D的位数，以便满足分辨率的要求，应从这两方面来考虑。,2.数据采集系统电路介绍,1)数据采集、存储、显示电路 数据采集实现电路如图 11-15 所示。ADC0809是一种常用的 8 路输入 8 位逐次比较A/D转换器，其内部结构和详细工作时序请参阅 10.2 节。ADC0809的基本参数为：电源电压UCC=+5V，输入电压范围为 05V，时钟频率f640kHz，线性误差为1LSB，转换时间Tc=100s。,电路工作过程如下：(1)输入放大电路 输入信号经运放0P07同相放大
25、后送入ADC0809，放大器的放大倍数AV=(R1+RF)/R1，改变RF和R1的值可以调节AV，从而使放大器输出电压Uo满足ADC0809的动态范围。电路中只使用一路模拟信号，由IN0输入，因此ADC0809的输入信号地址ADDA、ADDB、ADDC接地。,(2)数据采集、存储过程 在这一过程中，首先使开关S2置高电平UCC，以便地址计数器时钟通过与门A8(A74LS08),然后把开关S由UCC拨到地，再拨到UCC，产生一负脉冲，使D触发器A7的Q置“1”，地址计数器清 0,采集过程开始。START信号由时钟fCP和EOC转换结束信号相与形成。当A/D转换未开始时，EOC=1，START的正
26、脉冲宽度为fCP的正脉冲宽度。START正脉冲的下降沿到达后，EOC=0，A/D转换器开始转换；当A/D转换结束后，EOC由0变成1，EOC=1 保持一个fCP周期，第二个START正脉冲产生，第二次A/D转换开始；如此循环，形成不断的采集过程，直到地址计数器为全“1”时结束。,ALE信号：ALE与START端接在一起，输入地址在ALE=START=1时允许，ALE=0 时被禁止。OE信号：输出允许端OE由EOC和D触发器的Q相与提供，在采集过程中Q一直为1，则OE=EOC，只有当转换结束时EOC=1，才有OE=1，即允许数据输出，8 位数据此时送入RAM存储器。,RAM写入过程：由于A7A的
27、Q=1，开关S2=1，RAM地址计数器的时钟CLK和RAM写控制端WE在采集过程中等于START，第一次START正脉冲期间，数据写入RAM的0单元(注意第一次0单元内容为不确定值，因此时A/D未工作)。当START由1变0时，则CLK由0变1产生上升沿，使RAM地址加1。计数器地址从1计到全“1”(4095个单元)的地址为有用数据地址。当计数器为全“1”时，产生一上升沿送至D触发器的CLK端，使Q=0，OE=0，数据禁止输出，同时使RAM的WE=1,读出信号RD=0，进入RAM数据读出过程。,数据读出显示过程：在采集写入结束后电路自动转入读出过程，RD=0。由于与门A8A的1端等于1(因Q=
28、0)，只要手动开关S2由UCC地UCC一次，地址计数器加1，RAM数据送入数码管驱动译码器7448，显示RAM各单元的数据。数据显示为八进制方式，八位数据为全 1 时显示 377，表示输入信号为 5V。该系统只要拨动开关S2和S1就可开始自动采集存储，采集存储结束后自动转入手动S2进行读出显示。这样可以实现快速采集存储，慢慢读出已存储的数据以便观测。,2)89C51控制的采集系统,图 11-16 89C51采集框图,89C51通过地址线P2.0和读、写控制线RD、WR来产生ADC0809的ALE信号、启动信号START和输出允许信号OE。模拟输入通道地址的译码输入ADDA、ADDB、ADDC由P0.0P0.2提供，因ADC0809具有地址锁存功能，P0.0P0.2可直接接入ABC。根据P2.0和P0.0P0.2的连接方法，八个输入通道的地址依IN0IN7顺序由送数据的低三位数据组成，数据范围为F8HFFH。ADC0809的时钟可由89C51的ALE获得。如果ALE信号频率过高，应分频后送入ADC0809的CLK端。,ADC转换结束后EOC变成高电平，89C51通过查询P3.3端判断转换是否结束。89C51也可接成中断源方式，EOC接入P3.3。当判断EOC=1后，执行读操作指令，产生输出允许信号OE，同时A/D转换的数据读入89C51内存。,
