《具有整点报时功能的数字钟 电子设计.docx》由会员分享，可在线阅读，更多相关《具有整点报时功能的数字钟 电子设计.docx（12页珍藏版）》请在三一办公上搜索。
1、具有整点报时功能的数字钟 电子设计目 录 1 绪论 . 1 2 设计主体 . 1 2.1 振荡器. 1 2.1.1 555定时器的电路结构及工作原理 . 2 2.1.2 用555定时器构成多谐振荡器 . 4 2.2 分频器. 5 2.3 校正电路. 6 2.3.1 校“秒”电路 . 7 2.3.2 校“分”电路 . 7 2.3.3 校“时”电路 . 8 2.4 整点报时电路 . 8 2.5 计数器、译码器和显示器 . 9 3 心得体会 . 10 参考文献 . 12 具有整点报时功能的数字钟 1 绪论 数字钟是集模拟技术与数字技术为一体的一种综合应用。数字钟与机械式时钟相比具有更高的准确性和直观
2、性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用，数字电子钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序逻辑电路。此次设计数字电子钟是为了了解数字电子钟的原理，从而学会制作数字电子钟，而且通过数字电子钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实现方法，且由于数字电子钟电路包括组合逻辑电路和时序逻辑电路，通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。 2 设计主体 数字钟是用计数器、译码器和显示器等集成电路实现“时”、“分”、“秒”按照数字方式显示的计数装置，主要由振荡器、分频器、校正电路、计数器、译码器和显示器六部分组成，如
3、框图2-1所示。 时显示器分显示器秒显示器时译码器分译码器秒译码器时计数器分计数器秒计数器校正电路报时 振 荡 器分 频器图2-1 数字钟框图 2.1 振荡器 振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路，也可以选择555定时器。我在这里选择的是555定时器。 1 555定时器是一种应用极为广泛的中规模集成电路，因集成电路内部含有3个5K电阻而得名。该电路使用灵活、方便，只需接少量的阻容元件就可以构成施密特触发器、单稳态触发器和多谐振荡器，且价格便宜。555定时器广泛应用于信号的产生、变换、控制与检测。 目前生产的555定时器有双
4、极型和CMOS两种类型，主要厂商生产的产品有NE555、FX555、LM555和C7555等，它们的结构和工作原理大同小异，引出线也基本相同，有的还有双电路封装，称为556。通常双极型定时器具有较强的带负载能力，而COMS定时器具有低功耗、输入阻抗高等优点。555定时器工作的电源电压范围很宽，并可承受很大的负载电流。双极型定时器的电源电压范围为5V16V，最大负载电流可达200mA ，因此可直接驱动小电动机、继电器、喇叭和发光二极管；CMOS定时器电源电压范围为3V18V，最大负载电流在4mA以下。 2.1.1 555定时器的电路结构及工作原理 555定时器是一种将模拟电路和数字电路混合集成于
5、一体的电子器件，其内部结构的简化原理图，如图2-3所示。 图2-3 555定时器内部结构图 由图可知，555定时器由3个阻值为5K的电阻组成的分压器、两个电压比较器C12 和C2、基本RS触发器、放电三极管VTD和缓冲反相器G4组成。虚线边沿标注的数字为管脚号。其中：1脚为接地端；2脚为低电平触发端，由此输入低电平触发脉冲；6脚为高电平触发端，由此输入高电平触发脉冲；4脚为复位端，输入负脉冲可使555定时器直接复位；5脚为电压控制端，在此端外加电压可以改变比较器的参考电压，不用时，经0.01F的电容接“地”，以防止引入干扰；7脚为放电端，555定时器输出低电平时，放电晶体管VTD导通，外接电容
6、元件通过VTD放电；3脚为输出端，输出高电压约低于电源电压1V3V，输出电流可达200mA，因此可直接驱动继电器、发光二级管、扬声器和指示灯等；8脚为电源端，可在5V18V范围内使用。 555定时器的工作过程分析如下： 5脚经0.01F的电容接“地”，比较器C1和C2的比较电压为：UR1=2/3VCC 、UR2=1/3VCC 。 当U112/3VCC，U121/3VCC时，比较器C1输出低电平，比较器C2输出高电平，基本RS触发器“置0”，G3输出高电平，放电三极管VTD导通，定时器输出低电平，UO=UOL。 当U111/3VCC时，比较器C1输出高电平，比较器C2输出高电平，基本RS触发器保
7、持原状态不变，555定时器输出状态亦保持不变。 当U112/3VCC,U121/3VCC时，比较器C1输出低电平，比较器C2输出低电平，基本RS触发器两端都被置1，G3输出低电平，放电三极管VTD截止，定时器输出高电平，UO=UOH。 当U112/3VCC,U122/3VCC 2/3VCC 1/3VCC 1/3VCC 1/3VCC 2/3VCC时，触发器被复位，此时输出为低电平，同时555定时器内部的放电三极管导通，电容C通过电阻R2和放电三极管放电，使电容两端电压下降，当uC1/3VCC时，触发器又被置位，输出翻转为高电平。电容器放电所需的时间为 当电容C放电结束时，放电三极管截止，电源又开
8、始经过R1和R2向电容器C充电，电容电压由1/3VCC上升到2/3VCC所需的时间为 当电容电压上升到2/3VCC时，触发器又发生翻转，如此周而复始，在输出端就得到一个周期性的矩形脉冲，其频率为 2.2 分频器 在数字电路中，分频器是一种可以进行频率变换的电路，其输入、输出信号是频率不同的脉冲序列。输入、输出信号频率的比值称为分频比。例如，2分频器的输出信号频率是输入信号频率的1/2，8分频器的输出信号频率是输入信号频率的1/8。 分频器是用于产生标准的“秒”计时信号，在本项设计中需要1KHz、500Hz、1Hz的脉冲信号。我们知道把555定时器产生的1KHz的时间标准信号，经过103分频，即
9、需要经过3级十分频得到1Hz的“秒”计时信号。再经2分频获得500Hz脉 5 冲信号。用两块双二十进制同步计数器CC4518即可，如图2-5所示。 图2-5 把1KHz的信号分频为1Hz信号的电路 2.3 校正电路 实际的数字钟电路由于“秒”信号的精确性和稳定性不可能做到完全准确无误，加之电路中其它原因，数字钟总会产生走时误差的现象。因此，电路中就应该有校准时间功能的电路。 标准的校正电路包括校“时”电路、校“分”电路和校“秒”电路，校正电路的信号频率大于1Hz。可用手动较正或脉冲校正，也可用普通机械开关或由机械开关与门电路构成无抖动开关来实现校正。本设计使用的是集成块CC4011，下面是CC
10、4011的引脚图，如图2-6所示。 图2-6 CC4011引脚图 图2-6中有四个同样的与非门，每一个与非门有两个输入端，所以称为四2输入与非门。1A、1B、1Y为第一个与非门，2A、2B、2Y为第二个与非门，3A、3B、3Y为第三个与非门，4A、4B、4Y为第四个与非门。VCC为电源的正极，VSS为电源的6 负极。CC4011 是常用的COMS四-2输入与非门集成电路,常用在各种数字逻辑电路和单片机系统中，功耗很小。下图是CC4011逻辑功能表，如表2-2所示。 表2-2 CC4011的逻辑功能表 A B 0 0 0 1 1 0 1 1 Y 1 1 1 0 2.3.1 校“秒”电路 下图即为
11、校“秒”电路，如图2-7所示。 图2-7 校“秒”电路 正常工作时开关拨向下边，门5输出高电平，门4输出低电平，正常输入信号通过门3和门1输出，加到“秒”计数器的CP脉冲端。作为校“秒”电路正常输入信号的“分”进位信号，校准信号可以用秒脉冲信号，需要校准时将开关拨向上边，校准信号就可以通过门2和门1送到个位计数器的计数输入端。 2.3.2 校“分”电路 “分”校准与“秒”校准的道理是相同的，只是输入信号不同。“分”校准电路的正常输入是“秒”进位信号，即为开关打到左边时，校准输入也是秒脉冲，输出的是1Hz校“分”信号。从送入的信号看，校准时的信号的频率高于正常信号频率，7 计数速度加快。当调到需
12、要的数字后，拨动开关，计数器能继续正常工作。校“分”电路如图2-8所示。 图2-8 校“分”电路 2.3.3 校“时”电路 校“时”电路与校“分”电路基本相同，只是输出的是1Hz的校时信号。电路图如图2-9所示。 图2-9 校“时”电路 2.4 整点报时电路 整点报时是数字钟最基本的功能之一，即当数字钟显示整点时，应能报时。要求当数字钟的“分”和“秒”计数器计到59分50秒时，驱动音响电路，在每隔1秒音响电路鸣叫一次，每次叫声的持续时间为1秒，10秒钟内自动发出六声鸣叫，前五次为低音500Hz，最后一声为高音1KHz，即“前五声低，最后一声高”，正好报整点。因此整点报时电路主要由控制门电路和音
13、响电路两部分组成，下图即为整点报时电路图，如图2-10所示。 图2-10 整点报时电路 当分和秒计数器计到59分50秒时，“分”十位QDQCQBQA=0101，“分”个位QDQCQBQA=1001，“秒”十位QDQCQBQA=0101，“秒”个位QDQCQBQA=0000，从59分50秒到60分0秒，只有“秒”个位在计数，最后到整点时全部置“0”，从图中可以看出在59分50秒到59分59秒，门2的输入全为高电平，门3输入除“秒”个位QA外也是高电平，那么当秒个位QA=1时门3输出高电平，这个时间正对应是50秒、52秒、54秒、56秒、58秒。在这几个时间上，500HZ的振荡信号可以通过门1，再
14、经过门4送出音响电路，发出五次音响。而当时间达到整点时，门3输出为0，500Hz的信号不能通过门1。此刻在分十位有一个反馈归零信号QCQB，把它引来触发由门6、门7构成的基本RS触发器并使门6的输出为高电平“1”，这时1KHz振荡信号可以通过门5，再经门4，送入音响电路，在整点时，报出最后一响。触发器的状态保持1S时间后被“秒”个位QA作用回到零，整个电路结束报时。报时所需的500Hz和1KHz信号可以从分频电路中取出。 2.5 计数器、译码器和显示器 计数器、译码器和显示器三部分的设计由同组人某某同学完成。 9 3 心得体会 我的毕业设计是“具有整点报时功能的数字钟”，通过本次设计我乐在其中
15、。数字钟的硬件设计是数字电子技术课程设计传统的课题之一，其生命力就在于知识的综合化。数字钟的设计课题虽然是一个很小的课题，但是它确是一个完整的系统，所谓“麻雀虽小，五脏俱全”。 我重点研究的是振荡、分频、校正和整点报时四部分，其它的计数、译码和显示三部分则由我的同组人某某同学完成。 首先是振荡部分，它是数字钟设计中非常重要的一部分。我使用的芯片是555定时器，它的功能很强大，可以构成施密特触发器、单稳态触发器和多谐振荡器。它产生的1KHz的信号作为分频器的输入信号，其他芯片协同工作。 其次是分频部分，它是用两块双二十进制同步计数器CC4518完成的，它提供整个电路所使用的频率，如，校正所用的2
16、Hz以及整点报时所用的500Hz和1KHz。 再有就是校正部分和整点报时部分，校正使数字钟在实际工作中更加的准确，而报时是数字钟中最常见的功能。 对于数字钟的设计，各个功能的实现都使用的是硬件，它对于每个人的动手能力是一次巨大的考验。从设计者来说，我总结出几条小的制作技巧如下： 1. 设计时，首先是要合理布局，把各个模块的位置都安排好了，这样有利于布线的方便。 2. 每做完一个模块都要先检查它是否能正常工作，这样避免了故障排查的繁琐，以免最后出现问题无从下手。 3. 布线时，应尽量使每个线都接触良好，避免短路。 4. 焊接的时候应尽量的焊实，避免不通。 如果上述问题都能避免的话，相信整点报时和
17、显示的功能都能够实。 设计时，发现还有许多不足的地方需要改进。虽然简单的功能都能实现，但它在使用上还不够人性化，比如，不能实现定点报时的功能，闹铃的声音需要设置成人们喜欢的类型，人们在使用时经常需要定闹铃，这给人们带来了不便。 在做课程设计的过程中，我深深地感受到了自己所学到知识的有限，明白了只学好课本上的知识是不够的，要通过图书馆和互联网等各种渠道来扩充自己的知识。在实验过程中我们曾经遇到过问题。一个是在电路接好之后计数的显示结果不正确,经分析，检察后我们请老师帮我们检察了电路，知道了是电路导线坏了，于是改正了错10 误。我们遇到的第二个问题是有一个芯片忘记了接地。由于有好几百条连线，所以我们没有一时检察出问题，但是我们没有沮丧。在使用万用表测量各个接点电压后我们找到了原因。但是从中我们学习到了如何对待遇到的困难，进一步培养了我们一丝不苟的科学态度和不厌其烦的耐心。所有的这些心得会对我以后的学习和工作有帮助作用。 非常感谢指导老师给予的帮助，使我能够顺利的完成毕业设计。在这个过程中我所学到的知识将使我终身受用。 11 参考文献 1 张桂芬，电子技术基础，人民邮电出版社，XX年 2 谢自美，电子线路设计，实验，测试，华中科技大学出版社，XX年 3 彭容修、刘泉、马建，数字电子技术基础，武汉理工大学出版社，XX年 12
