数字电子技术基础第五期末复习题.docx

《数字电子技术基础第五期末复习题.docx》由会员分享，可在线阅读，更多相关《数字电子技术基础第五期末复习题.docx（43页珍藏版）》请在三一办公上搜索。

1、数字电子技术基础第五期末复习题复习题 一选择题： 1下列各式中哪个是四变量A、B、C、D的最小项？ aABC bABC cABCD dACD 2组合逻辑电路的分析是指。 a已知逻辑要求，求解逻辑表达式并画逻辑图的过程 b已知逻辑要求，列真值表的过程 c已知逻辑图，求解逻辑功能的过程 3正逻辑是指。 a高电平用“1”表示，低电平用“0”表示 b高电平用“0”表示，低电平用“1”表示 c高电平、低电平均用“1”或“0”表示 4寄存器、计数器属于。 a组合逻辑电路 b时序逻辑电路 c数模转换电路 5全加器是指的二进制加法器。 a两个同位的二进制数相加 b两个二进制数相加 c两个同位的二进制数及来自低

2、位的进位三者相加 64选1数据选择器的输出表达式YA1A0 D0A1A0D1A1A0 D2A1A0D3，若用该数据选择器实现YA1，则D0D3的取值为。 aJK bJ=K0 cJK1 8按触发信号触发方式的不同来分，触发器有。 aSR、JK、D、T、T 五类 bTTL、CMOS两类 c电平触发、脉冲触发、边沿触发三类 9经过有限个CLK，可由任意一个无效状态进入有效状态的计数器是自启动的计数器。 a不能 b能 c不一定能 10在二进制算术运算中1+1=。 a1 b0 c2 113线8线译码器处于译码状态时，当输入A2A1A0=001时，输出Y7Y0=。 a11101111 b10111111

3、c11111101 12时序电路输出状态的改变。 a仅与该时刻输入信号的状态有关 b仅与时序电路的原状态有关 c与a、b皆有关 13已知F(ABCCD)，可以确定使F0的情况是。 aA0，BC1 bB1，C1 cC1，D0 dBC1，D1 14一只四输入端与非门，使其输出为0的输入变量取值组合有种。 a15 b8 c7 d1 15T触发器，在T=1时，加上时钟脉冲，则触发器。 a保持原态 b置0 c置1 d.翻转 16采用集电极开路的OC门主要解决了。 aTTL门不能相“与”的问题 bTTL门的输出端不能“线与”的问题 cTTL门的输出端不能相“或”的问题 17D/A转换器能够将数字信号转变成

4、。 a正弦信号 b数字信号 c模拟信号 18电路如图所示，这是由555定时器构成的： a 多谐振荡器 b 单稳态触c施密特触发器 19多谐振荡器可产生( ) a正弦波 b矩形脉冲 c三角波 20随机存取存储器具有( )功能 a读/写 b只读 c只写 二、填空题： 1已知Y=A(B+C)+CD，则Y= _ _。 2完成数制间的转换：(F A)16=( )2=8421BCD。 3二进制加法计数器从0计数到十进制数25时，需要_个触发器构成，有_个无效状态。 4半导体存储器的种类很多，从制作工艺上可以分为_和_两大类。 5_和_是衡量A/D转换器和D/A转换器性能优劣的主要标志。 。 ）三、化简下列

5、逻辑函数： 1F=AC+BC +AB(公式法) 2F(A,B,C,D)m(2,3,7,8,11,14)d(0,5,10,15)(卡诺图法) 3FABC + ABD + CD + AB C + ACD+ACD(卡诺图法) 4F= ABCD+ ABD + ACD(公式法) 四分析与设计： 1写出右图所示电路输出信号Y的逻辑表达式，并说明其功能。 2在下图所示边沿D触发器中，已知CLK、D的波形，试画出Q、Q 的波形，设触发器的初始状态为0。 3用与非门设计四人表决电路，当四人中有三人或三人以上赞成时表示通过，其余情况时表示否决。 4分析下图所示电路的逻辑功能。(1)驱动方程(2)状态方程：(3)输

6、出方程：(4)状态转换表：(5)状态转换图 (6)电路功能： 5用二进制计数器74LS161及适当门电路构成六进制计数器画出状态转换图及逻辑连线图。 附：部分答案 一. 选择题： 1. c 2. c 3. a 4. b 5. c 6. a 7. c 8. c 9. b 10. b 11. c 12. b 13. d 14.d 15. d 16. b 17. c 18. b 19. b 20. a 二. 填空题： 1. Y=(A+BC)(C+D)=AC+BC+AD 2. 11111010 100101000 3. 5 6 4. 双极型 MOS型 5. 转换精度 转换速度 三. 化简： 四. 分析

7、与设计： 1. 解： 功能: 同或或检偶电路(2分) 2. 解： 3. 解：) 4. ： (6). 电路功能：它是一个同步的五进制的可以自启动的加法计数器。 5： 二选择题： 1下列各式中哪个是三变量A、B、C的最小项？ aABC bAABC cABC 2组合逻辑电路的设计是指。 a已知逻辑要求，求解逻辑表达式并画逻辑图的过程 b已知逻辑要求，列真值表的过程 c已知逻辑图，求解逻辑功能的过程 3当TTL与非门的输入端通过一个小于700欧姆的电阻接地时相当于输入为。 a逻辑1 b逻辑0 c不确定 4在二进制的逻辑运算中，1+1。 a0 b1 c2 5半加器是指的二进制加法器。 a两个同位的二进制

8、数相加 b两个二进制数相加 c两个同位的二进制数及来自低位的进位三者相加 64选1数据选择器的输出表达式YA1A0 D0A1A0D1A1A0 D2A1A0D3，若用该数据选择器实现YA1，则D0D3的取值为。 aQ*KQJQ bQ*JQKQ cQ*JQKQ 8D触发器用做T 触发器时，输入端D的正确接法是。 aDQ bD=Q cD1 9按逻辑功能的不同来分，触发器有。 aSR、JK、D、T、T 五类 bTTL、CMOS两类 c电平触发、脉冲触发、边沿触发三类 10一个四位二进制的加法计数器，由0000状态开始，经过28个时钟脉冲后，此计数器的状态为。 a1011 b1100 c1101 11不

9、属于时序逻辑电路的是。 a寄存器 b编码器 c计数器 123线8线译码器处于译码状态时，当输入A2A1A0=101时，输出Y7Y0=。 a11101111 b10111111 c11111101 13时序电路输出状态的改变。 a仅与该时刻输入信号的状态有关 b仅与时序电路的原状态有关 c与a、b皆有关 14已知F(ABCCD)，可以确定使F0的情况是。 aA0，BC1 bB1，C1 cC1，D0 dBC1，D1 15一只四输入端与非门，使其输出为1的输入变量取值组合有种。 a15 b8 c7 d1 16采用集电极开路的OC门主要解决了。 aTTL门不能相“与”的问题 bTTL门的输出端不能“线

10、与”的问题 cTTL门的输出端不能相“或”的问题 17A/D转换器能够将模拟信号转变成。 a正弦信号 b数字信号 c模拟信号 18电路如图所示，这是由555定时器构成的： a 多谐振荡器 b 单稳态触c施密特触发器 19多谐振荡器可产生( ) a正弦波 b矩形脉冲 c三角波 20随机存取存储器具有( )功能 a读/写 b只读 c只写 二、填空题： 1已知Y=(AB+C) +D) +C，则Y= _ _。 2完成数制间的转换：(A8)16=( )2=8421BCD。 3二进制加法计数器从0计数到十进制24时，需要_个触发器构成，有_个无效状态。 4半导体存储器的种类很多，从制作工艺上可以分为_和_

11、两大类。 5_和_是衡量A/D转换器和D/A转换器性能优劣的主要标志。 三、化简下列逻辑函数： 。 ） 1F(A,B,C,D)m(0,1,2,5,8,9,10,12,14)(卡诺图法) 2F(A,B,C,D)m(2,3,7,8,11,14)d(0,5,10,15)(卡诺图法) 3FABCD+ ABD + ACD(公式法) 4F=AC+ABC+ACD+CD(公式法) 四分析与设计： 1写出右图所示电路输出信号Y的逻辑表达式，并说明其功能。 2在下图所示边沿JK触发器中，已知CLK、J、K的波形，试画出Q、Q 的波形，设触发器的初始状态为 3用8选1数据选择器74HC151产生逻辑函数ZA C D

12、A B C DBCBC D。 4用二进制计数器74LS161及适当门电路构成十一进制计数器画出状态转换图及逻辑连线图。 5分析下图所示电路的逻辑功能。 0。 (1)驱动方程： (2)状态方程、 (3)输出方程： (4)状态转换表： (5)状态转换图： (6)电路功能 附：部分答案 选择题： 1. c 2. a 3. b 4. b 5. a 6. c 7. c 8. b 9. a 10. b 11. b 12. a 13. c 14.d 15. a 16. b 17. b 18. b 19. b 20. a 二. 填空题：(每题2分，共10分) 1. Y=(A+B)C ) D) C 2. 101

13、01000 101101000 3. 5 7 4. 双极型 MOS型 5. 转换精度 转换速度 三. 化简： 四. 分析与设计： 1.功能: 同或或检偶电路 2. 3. 解： 4. 解： 5. 解： (6) 说明这个电路的逻辑功能： 这个电路是一个可控计数器。当A0时，是一个加法计数器，在时钟信号连续作用下，Q2Q1的数值从00到11递增。当A1时，是一个减法计数器，在时钟信号连续作用下，Q2Q1的数值从11到00递减。 三选择题： 1下列各式中哪个是四变量A、B、C、D的最小项？ aABCD bABC cABD dABC D 2组合逻辑电路的设计是指。 a已知逻辑要求，求解逻辑表达式并画逻辑

14、图的过程 b已知逻辑要求，列真值表的过程 c已知逻辑图，求解逻辑功能的过程 3负逻辑是指。 a高电平用“1”表示，低电平用“0”表示 b高电平用“0”表示，低电平用“1”表示 c高电平、低电平均用“1”或“0”表示 4寄存器属于。 a时序逻辑电路 b组合逻辑电路 c数模转换电路 5半加器是指的二进制加法器。 a两个同位的二进制数相加 b两个二进制数相加 c两个同位的二进制数及来自低位的进位三者相加 64选1数据选择器的输出表达式YA1A0 D0A1A0D1A1A0 D2A1A0D3，若用该数据选择器实现YA1，则D0D3的取值为。 aD0 D11，D2D30 bD0 D30，D1D21 cD0

15、 D1D2D31 7D触发器的特性方程是。 aQ*DQ bQ*DQ cQ*D 8JK触发器用做T触发器时，输入端J、K的正确接法是。 aJK=T bJ=K0 cJK1 9按触发器逻辑功能的不同来分，触发器有。 aSR、JK、D、T、T 五类 bTTL、CMOS两类 c电平触发、脉冲触发、边沿触发三类 10TTL与非门悬空时相当于输入为。 a逻辑1 b逻辑0 c不能确定 11多谐振荡器能产生。 a正弦波 b脉冲波 c三角波 12三位二进制译码器，其输出端共有。 a4 b3 c8 13一个四位二进制的加法计数器，由0000状态开始，经过25个时钟脉冲后，此计数器的状态为。 a1000 b1001

16、c1010 14在二进制的逻辑运算中，1+1。 a0 b1 c2 15一只三输入端与非门，使其输出为0的输入变量取值组合有种。 a15 b8 c7 d1 16下列说法不正确的是。 a编码器是组合逻辑电路 b单稳态触发器有两个稳定状态 c计数器是组合逻辑电路 d寄存器是时序逻辑电路 17采用集电极开路的OC门主要解决了。 aTTL门不能相“与”的问题 bTTL门的输出端不能“线与”的问题 cTTL门的输出端不能相“或”的问题 18A/D转换器能够将模拟信号转变成。 a正弦信号 b数字信号 c模拟信号 19电路如图所示，这是由555定时器构成的： a 多谐振荡器 b 单稳态触发器b施密特触发器 2

17、0随机存取存储器具有( )功能 a读/写 b只读 c只写 d脉冲信号 二、填空题： 1已知Y=AB+(C+D) ，则YD= _ _。 2完成数制间的转换：(AF)16=( )2=8421BCD。 3二进制加法计数器从0计数到十进制数27时，需要_个触发器构成，有_个无效状态。 4半导体存储器的种类很多，从制作工艺上可以分为_和_两大类。 5_和_是衡量A/D转换器和D/A转换器性能优劣的主要标志。 三、化简下列逻辑函数： 1F(A,B,C,D)m(0,1,2,5,8,9,10,12,14)(卡诺图法) 2F(A,B,C,D)m(2,3,7,8,11,14)d(0,5,10,15)(卡诺图法)

18、3F=AC+BC +AB(公式法) 4F=AC+ABC+ACD+CD(公式法) 四分析与设计： 1写出右图所示电路输出信号Y1、Y2的逻辑表达式，列出真值表，并说明电路完成什么逻辑功能。 C C2在下图所示边沿T触发器中，已知CLK、T的波形，试画出Q、Q 的波形，设触发器的初始状态为0。 3用二进制译码器74LS138三人表决电路。 4用二进制计数器74LS161及适当门电路构成九进制计数器画出状态转换图及逻辑连线图。 5分析下图所示电路的逻辑功能(设初始状态为000)。 (1)驱动方程 (2)状态方程： (3)状态转换表： (4)状态转换表 (5)状态转换图：(6)说明这个电路的逻辑功能

19、附：部分答案 一. 选择题：(每题1.5分，共30分) 1. d 2. a 3. b 4. a 5. a 6. a 7. c 8. a 9. a 10. a 11. b 12. c 13. b 14. b 15. d 16. c 17. b 18. b 19. b 20. a 二. 填空题：(每题2分，共10分) 1. YD=(A+B).(CD) 2. 10101111 101110101 3. 5 4 4. 双极型 MOS型 5. 转换精度 转换速度 三. 化简： 四. 分析与设计： 1. 电路功能为:完成全加器的逻辑功能，A、B分别是加数和被加数，C是来自低位的进位，Y1是和，Y2是向高位

20、的进位。 2. 3. 解： 4. 解：十一进制计数器，状态从00001010共11个有效状态 5. 解： (6) 逻辑功能： 这个电路是一个同步的能自启动的七进制的加法计数器。 一选择题 第一章： 1.正逻辑是指 A.高电平用“1”表示，低电平用“0”表示 B.高电平用“0”表示，低电平用“1”表示 C.高电平、低电平均用“1”或“0”表示 2.8421BCD码01100010表示十进制数为 A.15 B.98 C.62 D.42 3. 若1101是2421BCD码的一组代码，则它对应的十进制数是( C A.9 B.8 C.7 D.6 ) 4.十进制数8对应的余3码为 A.1000 B.101

21、1 C.1110 D.1101 5.一个6位二进制数能表示最大的十进制数是 A.16 B.64 C.30 D.32 6.将100份文件顺序编码，如果采用二进制，最少需要( C )位 A.5 B.6 C.7 D.8 7. 压缩BCD码12H表示( A) A.12 B.+12 C.18 D.+18 8. 带符号位二进制数10011010的反码是。 A. 11100101 B. 10011010 C. 10011011 D. 11100110 9. 十进制数5对应的余3码是。 A. 0101 B. 1000 C. 1010 D. 1100 10. 二进制代码1011对应的格雷码是。 A. 1011

22、B. 1010 C. 1110 D. 0001 第二章： 1. 下列各式中哪个是四变量A、B、C、D的最小项？ A.ABC B.ABC A.AC C.ABCD D.ACD D.BC 2. AB+AC+(D )AB+AC B.BC C.AC 3. F=A+B=( A ) A.B B.A+B C.1 D.C 4.ABC+AD在四变量卡诺图中有( C )个小格是“1”。 A. 13 B. 12 C. 6 D. 5 5. A101101=( A )。 A. A B.A C. 0 D. 1 6. F(A，B，C)的任意两个最小项之积=( A ) A. 0 B. 1 C. (ABC) D. ABC 7.已

23、知函数F1=(AB)C+AB,F2=AB+AC+BC；试问F1与F2的关系是 A.相等 B.反演 C.对偶 D.不相关 8. 下列逻辑等式中不成立的是( C ) A(A+B)=AB B.(AB)=A+B C.A+AB=A+B D.A+AB=A 9. 某函数卡诺图中有4个“1”几何相邻，合并成一项可消去( B )个变量。 A. 1 B. 2 C. 3 D. 4 10. 下列各式中哪个是四变量A、B、C、D的最大项？ A. A+B+C B. A+B+C+D C. ABC D. ABCD 11. AB(A+B)= A. AB B. AB C. A+B D. AB 12. F(A，B，C)的任意两个最

24、大项之和=( A ) A. 0 B. 1 C. (ABC) D. A+B+C 13. 下列函数中等于 A的是( D ) A.A+1 B.A+A C.A+AB D. A 14.在逻辑代数的加法运算中：1+1=( A ) A.10 B.2 C.1 D.0 15. 指出下列说法那一个不是组合逻辑函数的表示方法是( C ) A.真值表 C.卡诺图 B.逻辑表达式 D.状态图和时序波形图 16.二输入异或门的逻辑函数表达式为( B ) A.Y(A,B)=AB B.Y(A,B)=AB C.Y(A,B)=A+B D.Y(A,B)=(AB) 17. 下列函数中等于 AB的是( D ) A.(A+B)A B.(

25、A+1)B C.B+AB D.A(AB) 18. 下列函数中等于1的是( D ) A.A0 B. A1 C. AA D .AA 19. 三变量A、B、C的最小项中表示m5的是哪项 A.ABC B.ABC C.ABC D.ABC 20. 三变量A、B、C的最小项中跟ABC不相邻的是哪项 A.ABC B.ABC C.ABC D.ABC 21. A=1,B=0时，以下运算结果为0的是 A.(AB) B.(A+B) C.AB D.AB 22. 以下公式不正确的是 A.AB=BA B.(AB)=A+B C.A+AB=A+B D.AB+AC+BC=AB+AC 23. 以下常用公式不正确的是 A.A(A+B

26、)=A B.A(AB)=AB C.A(AB)=A D.A+AB=B 24. A1。 A. A B. 1 C. A D. 0 25. 含有A、B、C、D四个逻辑变量的函数Y=A+B+D中所含最小项的个数是。 A. 3 B. 8 C. 14 D. 16 26. 为了将600份文件顺序编码，如果采用二进制代码，最少需要用位。 A. 3 B. 10 C. 1024 D. 600 27. 为了将600个运动员顺序编码，如果采用八进制代码，最少需要用位。 A. 3 B. 4 C. 10 D. 75 第三章: 1.当TTL与非门的输入端悬空时相当于输入为( ) A.逻辑0 B.逻辑1 )结构，否则会产生数据

27、冲突。 C.不确定 D.0.5V 2.在数字系统里，当某一线路作为总线使用，那么接到该总线的所有输出设备必须具有( A.集电极开路 B.三态门 C.灌电流 D.拉电流 3.采用集电极开路的OC门主要解决了 A.TTL门不能相“与”的问题 B.TTL门的输出端不能“线与”的问题 C.TTL门的输出端不能相“或”的问题 4.以下能正确得到TTL噪声容限的等式是( ) A. UNH=UOHmin-UIHmax B. UNH=UOHmax-UIHmin C. UNH=UILmin-UOLmin D. UNH=UILmax-UOlmax 5.将TTL与非门作非门使用，则多余输入端应做( )处理 A.全部

28、接高电平 C.全部接地 B.部分接高电平，部分接地 D.部分接地，部分悬空 6.某集成电路芯片，查手册知其最大输出低电平UOLmax=0.5V，最大输入低电平UILmax=0.8V，最小输出高电平UOHmin=2.7V，最小输入高电平UIHmin=2.0V，则其低电平噪声容限UNL=( ) A.0.4V B.0.6V C.0.3V D.1.2V 7.数电中MOS管的导通条件是 A.源极为高电平 B. 栅极为高电平 C.漏极为高电平 8.数电中三极管的导通条件是 A.基极为高电平 B. 集电极为高电平 9. 以下器件不可做开关元件的是 C.发射极为高电平 A. 二极管 B.三极管 C.场效应管

29、D.可变电阻 10. 三极管的三个电极不包括 A.基极 B.集电极 C.漏极 D.发射极 11. 场效应管的三个电极不包括 A. 栅极 B.源极 C.基极 D.漏极 12. 二极管的基本特性是 A.单向导电 B.有两个电极 C.可发光 D.可导电 13. 三极管CE间导电性最好是工作于 A.截止区 B.饱和区 C.放大区 14. 场效应管DS间导电性最强是工作于 A.截止区 B.可变电阻区 C.恒流区 15. 下列哪个特点不属于CMOS传输门？ A. CMOS传输门属于双向器件。 B. CMOS的输入端和输出端可以互易使用。 C. CMOS传输门很容易将输入的高、低电平VDD1/0V变换为输出

30、的高、低电平VDD2/0V。 16. 晶体三极管是，场效应管是。 A. 电压控制器件 B. 电流控制器件 C. 其它物理量控制器件 17. 如果将与非门当作反相器使用，各输入端应如何连接？ A. 与非门的一个输入端当作反相器的输入端，其它输入端都接高电平 B. 与非门的一个输入端当作反相器的输入端，其它输入端都接低电平 C. 与非门的一个输入端当作反相器的输出端，其它输入端都接高电平 D. 与非门的一个输入端当作反相器的输出端，其它输入端都接低电平 18. 下列哪种门电路不能实现数据的双向传输？ A. OD门 B. CMOS传输门 C. 三态门 19. 如果将异或门当作反相器使用，各输入端应如

31、何连接？ A. 异或门的一个输入端当作反相器的输入端，另一个输入端都接高电平 B. 异或门的一个输入端当作反相器的输入端，另一个输入端都接低电平 C. 异或门的一个输入端当作反相器的输出端，另一个输入端都接高电平 D. 异或门的一个输入端当作反相器的输出端，另一个输入端都接低电平 第四章: 1.编码电路和译码电路中，电路的输入是二进制代码 A.编码 B.译码 C.编码和译码 2.组合逻辑电路输出状态的改变 A.仅与该时刻输入信号的状态有关 B.仅与时序电路的原状态有关 C.与A、B皆有关 3.16位输入的二进制编码器，其输出端有( )位 A. 256 B. 128 C. 4 D. 3 4.对于

32、四位二进制译码器，其相应的输出端共有( ) A.4个 B. 16个 C. 8个 D. 10个 5.在下列逻辑电路中，不是组合逻辑电路的有( ) A.译码器 B.编码器 C.全加器 D.寄存器 6.用四选一数据选择器实现函数Y=A1A0+A1A0，应使 A.D0=D2=0，D1=D3=1 B.D0=D2=1，D1=D3=0 C.D0=D1=0，D2=D3=1 D.D0=D1=1，D2=D3=0 7.对于输出低电平有效的24线译码器来说要实现，Y=AB+AB的功能，应外加( A.或门 B.与门 C.或非门 D.与非门 8.两片8-3线优先编码器(74148)可扩展成( )线优先编码器。 A. 16

33、-4 B. 10-5 C. 16-8 D. 10-8 9.两片3-8线译码器(74138)可扩展成( )线译码器。 A. 4-16 B. 5-10 C. 8-16 D.8-10 10.3线-8线译码器74LS138处于译码状态时，当输入A2A1A0=001时，输出 Y7Y0=( ) A.11101111 B.10111111 C.11111101 D.11110011 11.对于三位二进制译码器，其相应的输出端共有( ) A.4个 B. 16个 C. 8个 D. 10个 ) 12.3线-8线译码器74LS138处于译码状态时，当输入A2A1A0=110时，输出 Y7Y0=( ) A.11011

34、111 B.10111111 C.11111101 D.11110011 13.具有3条地址输入线的选择器含条数据输入线。 A.4 B.8 C.12 D.16 14.八选一数据选择器74LS151的地址线为011时，输出Y= A.0 B.1 C. D3 D. D5 15.显示译码器7448的输入为0101时，输出YaYg= A.1111110 B.1101101 C.1110000 D.1011011 16.1位半加器的输入和输出分别为 A. A,B,CI和S,CO B. A,B和S C. A,B和S,CO 17.半加器的求和的逻辑关系是 A.与非 B.或非 C.与或非 D.异或 18.优先编

35、码器74LS148输入为 ，输出为 、 、 。当使能输入 ，A.001 B.010 C.110 D.011 19.显示译码器7448灯测试输入脚LT=0执行的功能是 A.全部点亮 B.全部熄灭 C.逐个点亮 D.熄灭掉该位的0 20.在下列逻辑电路中，不是组合逻辑电路的有 A.译码器 B.数据选择器 C.计数器 D.数值比较器 21. 能起到多路开关作用的是 A.编码器 B.译码器 C.数据选择器 D.数值比较器 22. 能实现对一系列高低电平编成对应的二值代码的器件是 A.编码器 B.译码器 C.加法器 D.数据选择器 23. 能实现将输入的二进制代码转换成对应的高低电平输出信号的是 A.编

36、码器 B.译码器 C.数据选择器 D.数值比较器 24. 显示译码器7448灭零输入脚RBI=0执行的功能是 A.全部点亮 B.全部熄灭 C.只熄灭0 D.逐个熄灭 25. 显示译码器7448灭灯输入/灭零输出脚BI/RBO做输出时低电平表示的含义是 A.全部己熄灭 B.译码器输入为0 C.译码器输入为0并且被熄灭 D.全部已点亮 26. 以下器件不可用来设计组合逻辑函数的是 A.编码器 B.译码器 C.数据选择器 D.加法器 27. 用3-8译码器设计的组合逻辑函数变量最大数为 A.2 B.3 C.4 D.5 28. 用8选1数据选择器可设计的组合逻辑函数变量最大数为 A.2 B.3 C.4

37、 D.5 29. 用4片74148可扩展成的编码器是 A.8线-3线 B.16线-4线 C.24线-5线 D.32线-5线 30. 用4片74138可扩展成的译码器是 A.3线-8线 B.4线-16线 C.5线-24线 D.5线-32线 31. 编码电路和译码电路中，电路的输出是二进制代码。 A. 编码 B. 译码 C. 编码和译码 32. 是构成组合逻辑电路的基本单元。 A. 触发器 B. 门电路 C. 门电路和触发器 33. 下列说法错误的是。 A. 74HC148的输入和输出均以低电平作为有效信号。 B. 74HC138的输出以低电平作为有效信号。 C. 7448的输出以低电平为有效信号。 34