第三章-基本IC单元版图设计课件.ppt

《第三章-基本IC单元版图设计课件.ppt》由会员分享，可在线阅读，更多相关《第三章-基本IC单元版图设计课件.ppt（72页珍藏版）》请在三一办公上搜索。

1、1,3.1基本IC单元版图 电阻 电容 电感 二极管 双极晶体管,2,电阻材料：常用的电阻材料是多晶硅。较厚的多晶硅薄层有较低的电阻值（有较多的空间让电流流过，传导电流的能力较强），较薄的多晶硅薄层有较大的电阻值。其他因素，如材料的类型、长度、宽度等也将改变电阻值。对于一个给定的集成电路工艺，可以认为薄膜厚度是常数，它是我们不能改变的参数之一。对于一个给定的材料，我们能够改变的只有长度和宽度。,3.2 基本IC单元版图设计 电阻,W,L,H(厚度),I=电流,3,4,方块/薄层电阻：每方欧姆是IC中电阻的基本单位。每方欧姆数值也被称为材料的薄层电阻。材料可以是poly，也可以是金属，或者任何其

2、他采用的材料。可以根据任意矩形计算方数。“方数=L/W”方数并不一定是整数，可以含有小数，如4.28方。例如，设材料是“80 x10”大小（任何可能单位），则80/10=8方。,基本IC单元版图设计 电阻,1 2 3 4 5 6 7 8,80,10,电流,5,方块/薄层电阻：-设计/工艺/规则手册：薄层电阻（率）-对于薄层电阻，同一种材料层，不同制造商的数值会有所不同，其中一个可能的原因是厚度的不同。-用“四探针测试”法探测每方欧姆数值（R=V/I）。-ic中典型的电阻值：poly栅：23欧姆/方 metal层：20100毫欧姆/方（小电阻；良导体）diffusion：2200欧姆/方-工艺中

3、的任何材料都可以做电阻。常用的材料有poly和diffusion。常用电阻器阻值范围：1050 欧姆 1002k 欧姆 2k100k 欧姆-电阻值计算公式：R=（L/W）*,基本IC单元版图设计 电阻,6,四探针测试法：对芯片上一个很大的正方形电阻器通以给定的电流并且测试两端电压差得方法。根据已知的电流值，由公式V=IR，计算得到电阻值。,如何确定每方欧姆数值,7,多晶硅电阻公式：基本电阻器版图-以硅片作为衬底材料，在衬底上淀积一层多晶硅，再在多晶硅层上覆盖一层氧化层，形成隔离的绝缘层，然后在氧化层上刻蚀出用于连接的接触孔。一般接触孔位于多晶硅的两头。体区电阻公式：rb=（Lb/Wb）*b,基

4、本IC单元版图设计 电阻,L,W,top view,cross sectional view,substrate,poly,oxide,metalcontact,8,多晶硅电阻公式：考虑接触电阻rc-由于有接触电阻的存在，所以 R=rb+2rc（rc为两个接触端的接触电阻）-接触区被认为是有固定长度的。如果接触区的宽度增大，接触电阻将 变小；如果接触区的宽度减小，接触电阻将变大。-总接触电阻 Rcontact=rc=Rc/Wc=*um/um（Rc是由接触所决定的电阻因子，单位“*um”；Wc为接触区宽度）-接触区的宽度可能并不一定和电阻器的宽度相同，它取决于工艺的设 计规则，可能会要求接触区宽

5、度必须小于电阻器宽度。,基本IC单元版图设计 电阻,100,200,300,10,20,30,40,50,W/um,R/,100,200,300,10,20,30,40,50,W/um,R/,ideally,R/=constant,actually,R/increases as“W”decreases,9,多晶硅电阻公式：改变体材料-原因：poly栅电阻大约只有23欧姆/方，有时我们要求电阻的范围 更大一些。改变体材料能够有效提高电阻率，有助于得到较高的、更 有用的电阻率。-改变电阻率的方法：可以淀积另一层具有不同电阻特性的多晶硅。可以通过改变已淀积在芯片上的多晶硅材料层的结构来改变电阻率。-

6、具体制作方法：在所用的多晶硅材料的中部开一个窗口，并注入另外的杂质材料，阻 碍电子的流动，来提高电阻率。另一种方法是将中间的多晶硅刻蚀掉 一部分使其变薄。这些被改变的材料块为电阻的“体”。通常会有一个设计规则用以说明 体区边界与接触区的最小距离，这个间隔上原始的多晶硅被称为电阻 器的“头”。总电阻：R=rb+2rh+2rc=(Lb/Wb)*b+2(Lh/Wh)*h+2 Rc/Wc,基本IC单元版图设计 电阻,10,多晶硅电阻公式：改变体材料,基本IC单元版图设计 电阻,11,实际电阻分析：-在CAD画图中做出来的电阻器经常是明显地小于或者大于你所画的，被称为项，需要在公式里对该项进行补偿。-接

7、触区误差：接触孔刻蚀的时候，得到的实际接触孔尺寸和宽度产生了误差，我们 称之为宽度的（也称为公差、误差、变化量、尺寸变化、溢出或者 变化）。可正可负，即过加工或者欠加工。宽度、长度变化分别用 W和L表示。如假设W是4um，而W是0.06um，这表明实际的宽度最大是4.06um，最小是3.94um，大小取决于表示的是过加工还是欠加工。-“体区误差”和“头区误差”同样也需考虑。电阻公式改写为：R=(Lb+Lb)/(Wb+Wb)b+2(Lh+Lh)/(Wh+Wh)h+2 Rc/(Wc+Wc),基本IC单元版图设计 电阻,12,练习题,某电阻器的图形尺寸为：长度=95um，宽度=12um，材料的电阻率

8、为每方65欧姆。在制造时，测量得到的电阻器的宽度减小了0.2um，实际电阻值是多少呢？,13,实际电阻分析：扩展电阻,基本IC单元版图设计 电阻,small spread region,big spread region,uncertain region,uncertain region,14,实际电阻分析：扩展电阻-当电子离开接触区后，电子传播的实际路径是逐渐展开的，直到它们 最终达到整个多晶硅宽度。所表现出的电阻称之为“扩展电阻”。-扩展电阻和许多因素有关。如果采用的是宽接触区和宽电阻条结构，这种影响可以忽略。但如果一个电阻的接触区设计的较小且非常靠 近，以至于电子没有足够的时间展开到多晶

9、硅全部宽度方向，电流分 布的宽度小于多晶硅的设计宽度，此时需考虑因扩展而带来的误差。-有些制造商允许金属与接触延伸到多晶硅之外，这消除了展开区的问 题。能否这样设计取决于工艺技术。-对于接触电阻和扩展电阻项精确而详细的计算随制造商的不同而变，并且这属于商业秘密。有多种技术和公式用于ic制造去确定扩展电阻 项，这些技术和公式的大部分是不公开的。-总电阻方程：R=rb+2rh+2rc+2rs（“rs”是来自于扩展区的电阻，扩展因子，见工艺手册。）（也有将接触电阻和扩散电阻组合在一起以一个单独项表示的）,基本IC单元版图设计 电阻,15,实际的最小电阻尺寸：-制造商可以很好地控制中部区域（体区）的材

10、料，但对外部的区域，如头区或接触区的控制不太理想。-因为某些项可能会比较大，如0.1um，因此应保持最小体区长度为10um，这将使你的误差下降到百分之一。如果需要一个相当精确的电阻，则要确保体区长度为10um或更长，以使的影响最小化。-“确保体区长度至少达到10um，宽度5um。”则电阻器的最小宽度也应为5um。经验法则：对高精度要求，将电阻做宽，做长，或即宽又长。（经验是给出至少是10微米长，5微米宽）,基本IC单元版图设计 电阻,16,思考题,某电阻需要通过100微安电流，该电阻宽3微米，如果它的电流密度值为0.2毫安/微米，该电阻能可靠工作吗？假设需要一个能承受12毫安电流的电阻。其大小

11、为50欧姆，并且要求其对工艺变化不敏感。有三个选择：多晶硅：电流密度为0.27mA/um,薄层电阻率为225；N阱：电流密度为0.72mA/um,薄层电阻率为870；扩散电阻：电流密度为0.93mA/um,薄层电阻率为1290；那个能满足设计要求呢？,17,2,18,特殊要求的电阻:-通常情况下，在CMOS工艺中只有一些低电阻率的材料。-通常，体区材料的最小宽度比接触区材料的最小宽度小。=“狗骨”-采用折弯结构的“折弯型电阻器”可以减小占用空间大小。-计算方块数的经验法则：直线区按方块数计算，而每个拐角仅按半方计算。-一般来说，2k欧姆的电阻比较容易设计。-小电阻-高精度：可以利用大块的金属。

12、金属将满足低电阻的要求，大尺寸则将使项的影响最小化，有助于提高精度。,基本IC单元版图设计 电阻,高阻值电阻的狗骨结构,1 2,5 4,3,方块数=5+2个拐角=6方,19,20,设计的重要依据:电流密度-对于选择电阻的宽度，电流密度是重要的。如果需要通过电阻大量的电流，你会使用一个大的、粗的线。-电流密度是材料中能够可靠流过的电流量。工艺手册中有关于某些特定材料电流密度的介绍，工艺中任何能够被 用于传导电流的材料都有一个对应的电流密度，制造商的这些数据是 根据薄层厚度来确定的。典型的电流密度大约是“每微米宽度0.5mA”。和宽度有关是因为设计得越宽，能够通过的电流越多。-有时，在工艺手册中会

13、告知“熔断电流”大小，就是在一定的时间内毁 坏电阻所需的电流大小。Imax=D*W Imax：最大允许可靠流过的电流mA D：材料的电流密度 mA/um W：材料的宽度 um,基本IC单元版图设计 电阻,21,基本材料的复用:-pmos/nmos晶体管去掉栅，就可以得到一些我们想要的电阻，这些电阻被称为“扩散电阻”。对于扩散电阻器版图设计特别需要注意的是作为偏置连接的第 三个电极（衬底连接到最正/负的电源）。-扩散电阻和多晶硅电阻比较：扩散电阻：在衬底上进行扩散制得。边界不清晰，在加工中扩散区的扩散使 它们不太容易控制。多晶硅电阻：栅也是由多晶硅制造的，所以多晶硅是存在的材料，多晶硅层沉 积在

14、表面，可以精确地控制厚/长/宽度。-“双层多晶硅工艺”：一层多晶硅作栅，一层作电阻。,基本IC单元版图设计 电阻,22,23,阱是低掺杂的，方块电阻较大，因此大阻值的电阻亦可以用阱来做。,24,25,各种能用于制作电阻的材料有：去掉栅的P型器件；去掉栅并且横着全部做成P+，得到P+电阻；如果需要，可以去掉栅，再去掉P和P+，只在N阱中制作N+构成N阱电阻。利用已有的可用材料构造电阻可以节省费用，减少问题和试验。,26,电容概述：-电容器是一种能够储存一定量电荷，即一定数目电子的器件。电容器 存储电荷的能力称为电容。-随着电压频率的增加，通过电容器的电流AC电流会不断增加。,3.3 基本IC单元

15、版图设计 电容,27,电容器的DC特性 电容器的AC特性-可以将电容器认为是一个对频率敏感的电阻。如果电容足够大，当某个频率的电压通过时，电路中仿佛根本不存在这个电容器，此时它更像一个阻值很小的电阻。“电容器是对频率敏感的电阻。”-电容器的两种阻断情况：完全阻断dc和仅允许通过某种频率的AC信号。被称为“隔直电容器”或“耦合电容器”。,28,-DC电源可能被许多噪声所干扰，噪声往往是高频的AC信号。因此，如果在电源上跨接一个电容器，高频噪声将会被短路到地。而DC电压被隔离，不会与地短接。-电容器有助于减少噪声，旁路的电容器会将所有的高频噪声分流。这种电容器称之为“去耦电容器”。,29,电容值：

16、-在集成电路中，电介质的厚度由所采用的制备工艺所限定。因此，单位面积的电容值是一个常数C1，C1由电介质的厚度和介电常数决定。-与电阻一样，制备得到的实际电容器尺寸可能会比设计值偏大或者偏小，称之为，计算长度，宽度以及面积时应该考虑。,基本IC单元版图设计 电容,-表面/平面电容Carea：即为平行板电容,30,边缘电容：当电容非常小时，电容并不能完全根据单位电容按比例变化。通过测试大量不同尺寸的电容器，研究人员发现对于小的电容器，电容值比预想的要大。-研究发现沿着极板的边缘隐藏着电容，称为边缘电容。在远离电容器边缘的区域，边缘电容可以忽略。-边缘电容Cperiphery：单位边缘电容常数乘以

17、电容器的总周长-总电容：Ctotal=Carea+Cperiphery=L*W*C1+(2(L+)+2(W+)C2,31,基本IC单元版图设计 电容,练习题：,32,N阱电容器：-N阱与多晶硅覆盖部分的面积即为电容器的面积。由于N阱存在电阻，因此N阱电容器的下极板明显存在着串联电阻。可通过在上极板的两边或四边都放置接触孔的方法来降低串联电阻。扩散电容器：-上极板使用一大块多晶硅栅，下极板使用N阱，栅下面的二氧化硅作为电介质，用n+作为下极板N阱的接触区，因为上极板是一大块栅，所以采用马蹄形的多个金属接触孔。称之为“扩散电容器”。,基本IC单元版图设计 电容,N well,N+,gate,N w

18、ell capacitor,gate,M1,diffusion capacitor,33,基本IC单元版图设计 电容,寄生电容,34,金属电容器：-大多数用于信号传输的电容器都由金属制备而成。这样就消除了寄生pn结，从而消除了寄生二极管的固有电容，同样，对电压的依赖性也消除了。-由于上下层金属间隔较远，所以为了得到与扩散电容器相同的电容值，需要制备的金属极板面积将大大增加。所以相同容值的金属-金属电容器比扩散电容器占用的面积多得多。然而，为了得到一个性能优越的信号传输电容，必须承受这种牺牲。,基本IC单元版图设计 电容,35,基本IC单元版图设计 电容,M1,M2,M3,M4,叠层金属电容器,

19、-为了减少所占面积，可以采用“叠层金属电容器”：多层金属平板垂直地堆叠在一起，将奇数层和偶数层的金属分别连在一起，形成两个梳状结构的交叉，通过正确交叉连接金属，可以在单位芯片面积上获得更大电容。,36,-当金属用作芯片互联线时，要做的是减小金属之间的电容，而不是产生电容。所以，通常金属与金属之间的绝缘层非常厚，以减小寄生电容。但厚的绝缘层使金属电容器变得非常庞大，所以，用这种方法制备电容并不是非常有用。-氮化硅具有较高的介电常数，可以作为非常薄的介质层。-可以采用具有较高介电常数且易于用CVD（化学气相沉积）方法制备的材料“氮化硅”来用作金属-金属之间的电介质。不过需要额外的掩模板和工艺步骤。

20、,M1,M2,氮化物介质电容器,介质(氮化物),38,基本电感：-“右手定则”，又称“Hitchhiker定律”。-如果导线上有电流，那么它产生的磁场会使附近导线产生电流，即第二根导线会感应出电流，这称为“电感”。-磁场不仅会与周围的ic器件相互作用，而且对导线本身的电流产生影响，这种现象称为“自感”。-稳定的直流电流会产生静止的磁场。静止的磁场对其他导体虽然有影响，但不会在这些导体中产生电流。,基本IC单元版图设计 电感,39,基本IC单元版图设计 电感,-电容上电压频率增加时，其传导电流的能力加强，电感的特性与之不同。电感上电压频率增加时，变化的磁场会感应出电压与电流，并与原来的电压电流方

21、向相反，这样原来的电压电流就会被抵消掉一部分。频率越高，此效应越严重，流过电感的电流就越小。“电容对高频来说是通路，电感阻碍高频信号通过。”-电感主要用于高频电路中，或作为匹配电路，或作为射频扼流圈。也可用电感制作片上变压器。,40,拐角特征化,41,螺旋电感：-螺旋电感，字面上是将导线绕成螺旋形状。-螺旋电感不仅节省空间，还有另一好处，就是螺旋线每一圈形成的磁场会与其他圈产生的磁场相互作用，使总的电感比相同长度的导线产生的电感量大，称为互感。-螺旋电感金属层性质对器件性能有严重影响。电感的金属层很薄，就会有寄生电阻，金属的电阻特性会影响电感的Q值。,基本IC单元版图设计 电感,42,基本IC

22、单元版图设计 电感,电感品质因子：-寄生电阻、电容会对电感性能有不利的影响。低频和高频时，串联电阻和电容分别会使电感偏离理想的频率响应。Q值为40的电感性能较优-寄生效应很小；Q值为5的电感性能较劣-寄生效应很大。-提高Q值：1）减少螺旋线的串联电阻。厚的、电阻率低的金属制作螺旋电感。2）宽的金属线也可以提高Q值，但寄生电容增加。3）在螺旋线圈下面加入一些结构减少电容。?,43,基本IC单元版图设计 电感,螺旋电感,M1,M2,44,叠层电感：从一层金属电感的中心连到另一层金属电感上。最好使用螺旋电感，而非叠层电感。建模困难临近效应：-要保证所有的导线都远离电感。因为靠近电感的导线会影响电感量

23、。“导线距离电感的最小距离是5倍的电感线宽。”-电感存在于ic的任何地方，每根导线自身都存在着电感，但最重要的 是要考虑电源线。-高频版图要平滑。,基本IC单元版图设计 电感,55,二极管：-在cmos工艺中，二极管对提供参考电压、温度补偿以及温度测量等都非常有用。如放大器和反馈回路中的二极管可以构成对数放大器。-由双极型晶体管构造二极管时，可以将基极和集电极短路。作为一种选择可以将bipolar的埋层、集电极及其接触层省略掉。但是为了确保更好的匹配性，一般会将集电极保留下来，并与基极短接。,基本IC单元版图设计 二极管,56,基本IC单元版图设计 二极管,-变容二极管具有一个可高度变化的结电

24、容。所有的二极管都具有变容特性，但是在变容二极管中，我们采用了特殊的掺杂来进一步增强这种可变电容的特性。-变容二极管的应用：变容二极管在构造压控振荡器时非常有用。利用其电容可变的特性，可以和芯片上的电感一起共同形成串联或并联的谐振电路。这样，如果用一个外部的调谐电压来改变二极管的电容，就可以改变电路的谐振频率。,57,ESD保护：-ESD保护，即“ElectroStatic Discharge”静电释放保护，是利用二极管的反向击穿特性（因为静电都是很高的，如上千伏特电压）。-diode的反向击穿电压大约12伏左右。所以当使用静电保护的diode时，下一级的最大电压也被钳位在12v。-优秀的ES

25、D二极管版图都和能量流有关。-为了尽可能多地泄放流入或流出diode的能量，将其画成环形结构。,基本IC单元版图设计 二极管,P,N,环形结构PN结二极管,58,ESD保护：衬底ESD二极管：在p衬底上做n参杂形成“衬底二极管”的结构被普遍用于ESD保护。当环形二极管遭到高电压冲击时，能量从N接触处注入，因为有P环包围N输入，这样高压静电的能量就有很多方向可以传输。这就是环形结构的优点可以有许多通路让能量离开芯片。在CMOS工艺中，衬底二极管是免费制作的，不需要附加的工艺成本,基本IC单元版图设计 二极管,59,-在n阱中制作的diode被称为“阱二极管”。-在芯片上会会存在N阱，利用N阱，可

26、以在中央注入P，周围采用N型包围-电流方向和衬底ESD二极管相反；-每个输入和输出引脚都需要ESD保护；,60,基本IC单元版图设计 二极管,阱二极管的典型应用是形成从输入到正电源的保护电路。衬底二极管的典型应用是形成从输入到负电源的保护电路。某些bipolar的研究者，对于到正负电源的通路都使用阱二极管。衬底二极管的版图是p围绕着n，而阱二极管的版图是n围绕着p。,61,ESD保护：-每个输入和输出的引脚都需要ESD保护。每个引脚都放置ESD二极管也有一个缺陷，ESD二极管可能毁掉一块芯片的优良性能。假如一个很敏感的输入引脚和一些噪声很大的输出引脚，ESD二极管将通过衬底和ESD二极管的电容

27、将输出连接到输入。因此，在高频电路中，任何应用ESD二极管将是一个很大的问题。-随着电路频率的增加，从阱到衬底的电容几乎将所有的输入输出相互连接起来，这样，在一些高频电路中，人们可能故意不放ESD二极管，但在大规模的cmos微处理器中，ESD保护是一个需要重点关注的问题。,基本IC单元版图设计 二极管,62,特殊版图结构圆形版图：因高压集中到一点时会像突然爆发的尖峰，若使用正方形版图设计ESD二极管，那些电荷集中的拐角就存在电压剧增的危险。可使用圆形的版图防止高电压和电流破坏二极管。梳状版图：在ESD二极管和变容二极管中，还常看到使用梳状结构的版图。,基本IC单元版图设计 二极管,N,P,圆形

28、ESD二极管版图,P,P,P,P,N,N,N,梳状ESD二极管版图,63,工作原理：-cmos晶体管中的固有栅电容降低了器件的工作速度，然而，在bipolar中，开关区域可以做得很小，从而降低电容。-bipolar用小尺寸解决了电容问题，具有更小的RC时间常数，因此，它们比CMOS晶体管的工作速度快很多。-双极：晶体管工作时，同时利用电子和空穴两种载流子，好像存在两个电极，一个吸引电子，一个吸引空穴。CMOS器件仅仅利用一种载流子工作，所以被称为单极型器件。,基本IC单元版图设计 双极性晶体管,64,基于简单的CMOS工艺并不能制造出高性能的bipolar。npn晶体管基极所加的0.8v左右电

29、压的作用对应于FET中栅极的作用，作为一个开关的控制。一个理想的bipolar的基极电流应该为零。-用bipolar搭建的逻辑门，任何时候都存在一个固定的静态电流（基极电流）。因此，bipolar开关得越快，需要的电流越多，这也是大多数微处理器都采用CMOS工艺的原因。cmos电路的功耗要低得多。,65,基本IC单元版图设计 双极性晶体管,N,P,N,N,longitudinal NPN bipolar,P,P,E,B,C,lateral NPN bipolar,E,B,C,N,N,P,66,纵向工艺：-采用纵向器件工艺技术可以更加精确地制备bipolar，基区可以比横向工艺制备的小很多，相应

30、的，bipolar的开关速度比FET更快了。-FET中栅长L决定了器件的速度，而bipolar的速度由p区宽度决定。FET的L取决于工艺水平，而bipolar可以用一个少量的、快速的注入形成一个非常薄的p层，制备此注入层比制备很短的栅条容易得多。,基本IC单元版图设计 双极性晶体管,67,纵向工艺：-横向工艺制备npn管，因需要p区接触须增加p区的宽度，降低速度。-纵向npn晶体管的基极和集电极连接似乎很困难，但是因器件各层的水平长度并不影响器件的速度，扩展水平长度是解决问题的关键。-基区/发射区结的制备要比基区/集电区结的制备重要的多，所以要使器件颠倒过来，最后制备发射区，因为先制备的层比后

31、制备的层要承受更多的扩散过程和应力作用。,基本IC单元版图设计 双极性晶体管,68,基本IC单元版图设计 双极性晶体管,外延生长-硅片退火,构建N区域-集电极,N型-注入区,69,基本IC单元版图设计 双极性晶体管,70,npn bipolar 寄生效应：-在所有的寄生参数中，最突出的是基区电阻和集电区电容，这些寄生参数将会降低器件的性能。横向pnp bipolar：-BICMOS工艺兼容双极型器件和CMOS器件的工艺。-制备纵向pnp管时，需要用额外的一层来充分地隔离底部的集电区，这层隔离层在制备npn时是不需要的。大多数BiCMOS工艺不制备纵向pnp管，因为基于BiCMOS工艺的纵向pnp管的制备成本实在是太高了。-通常，制备横向pnp管：一个n型区（通常是n阱），再这个n型区内包含一个p型区和一个p+区。,基本IC单元版图设计 双极性晶体管,71,基本IC单元版图设计 双极性晶体管,E,B,C,P+,P,N+,N well,P,lateral PNP bipolar,72,