《适用於OFDM系统之可变长度快速傅立叶转换处理器设计与实现课件.ppt》由会员分享，可在线阅读，更多相关《适用於OFDM系统之可变长度快速傅立叶转换处理器设计与实现课件.ppt（22页珍藏版）》请在三一办公上搜索。
1、指導老師：梁新潁報告者：9830042 陳侃駿,適用於OFDM 系統之可變長快速傅轉換處器設計與實現,1,目錄,2,OFDM簡介OFDM 續時間模型OFDM 散時間模型DVB-T 系統規格與傅演算法Radix-演算法FFT 硬體架構單一徑延遲回授(SDF)架構Radix-SDF 快速傅轉換架構圖可變長快速傅硬體架構可變長 FFT Pipeline 架構中所需要之元件驗證平台與實結果,OFDM簡介,3,OFDM 續時間模型,f 載波間距(carrier spacing)為使子載波具正交性，f 必須與有效時間Tu為倒關係。,4,5,OFDM 散時間模型,6,為能使用FFT 實現OFDM 調變解調，
2、取樣時間設為有效時間長 Tu 分成N 等份,7,DVB-T 系統規格與,採用COFDM 技術分為通道編碼/解碼以及通道調變/解調採用2N 系統，分別為2048 個子載波(2k mode)和8192 個子載波(8k mode)一般情況下通道編碼僅有一組資輸入,8,9,傅演算法,散傅轉換(Discrete Fourier Transform,DFT)純為字的運算取樣樣本是無限大，能計算所需要的計算複雜為O(N 2)快速傅演算法FFT(Fast Fourier transform)分時(Decimation-In-Time,DIT)演算法分頻(Decimation-In-Frequency,DIF)
3、演算法,10,Radix-演算法,保有和Radix-4演算法一樣的計算複雜，也保著Radix-2 的蝶型運算器架構。,11,FFT 硬體架構,分為 Pipeline-based 架構與Memory-based 架構在快速傅轉換處器的硬體實現方面，Pipeline-based 架構是最常的作法。,12,單一徑延遲回授(SDF)架構,把輸入序儲存於暫存器中，等到暫存器存滿後，再與另一筆輸入序送到蝶型運算器做運算，之後再輸入到下一級做重複性的運算，最後得到輸出的資。優點：較延遲接架構簡單許多所需之記憶體最少有極高的儲存元件使用(100%)與較高之複乘法器使用。,13,Radix-SDF 快速傅轉換架
4、構圖,處資與資皆為複，為此處 j這項，其只需透過多工器做資交換與正負號交換及可達成，故此架構的碟型運算器分成BF I 與BF II 種形式,14,可變長快速傅硬體架構,採用Radix-演算法實現可變長的FFT 處器、採用Radix-SDF 架構實現Pipeline FFT 處器。,15,當需要應用多層面時，只要適當的擺放MUX 位置以及控制twiddle factor 的輸出跟每一個蝶型運算器的控制線就能夠達到8K、4K、2K、1K、512、256 點之FFT 處器。,16,可變長 FFT Pipeline 架構中所需要之元件,座標軸位旋轉計算器(Coordinate Rotation Dig
5、ital Computer,CORDIC)處元件(processing element，PE)處元件控制輯單元(PE control logic unit，PE CLU)雙轉子因子產生單元(Twiddle factor Generator，TWG)位址產生器(address Generator，AG)區塊記憶體(Block memory),17,驗證平台與實結果,18,19,20,21,結論,可變長快速傅轉換處器硬體以單一徑延遲回授(SDF)架構，因為其具有較低的延遲需求與規則性以及採用Radix-FFT 演算法其複乘法器個少。採用座標軸位旋轉計算器(CORDIC)取代複乘法器，輯閘(gate counts)上比複乘法器節43%雙轉子因子(Twiddlefactor)的角以即時運算(On Line Calculate)的方式產生，能夠節ROM 的使用。同時硬體所需用到大的記憶體，也設計以FPGA 內部之區塊記憶體(Blockmemory)完成，因此有效地達成硬體資源的使用。,22,
