《第2章-计算机系统的结构组成与工作原理课件.ppt》由会员分享，可在线阅读，更多相关《第2章-计算机系统的结构组成与工作原理课件.ppt（67页珍藏版）》请在三一办公上搜索。
1、第二章计算机系统的结构组成与工作原理,2.1 计算机系统的基本结构与组成（掌握）计算机系统的层次模型计算机系统的结构、组织与实现2.2 计算机系统的工作原理（掌握）冯诺依曼计算机架构模型机系统结构模型机指令集模型机工作流程2.3 微处理器体系结构的改进（理解）冯诺依曼结构的改进并行技术的发展流水线结构超标量与超长指令字结构多机与多核结构2.4 计算机体系结构分类（理解）2.5 计算机性能评测（掌握）字长、存储容量、运算速度,第二章 计算机系统的结构组成与工作原理,2.1 计算机系统的基本结构与组成层次模型 Hierarchy结构Architecture、组成Organization与实现Rea
2、lization2.2 计算机系统的工作原理冯诺依曼计算机架构模型机：系统结构、指令集、工作流程2.3 计算机体系结构的改革改进：指令集(RISC/CISC)、分层存储器、高速总线/接口改变：多种并行技术：流水线、超标量、多机/核、多线程2.4 计算机体系结构分类2.5 计算机性能评测Performance 字长、存储容量、运算速度2.6 习题,2023/3/18,2,/50,Flynn,计算机系统的层次结构,（a）图自下而上反映了系统逐级生成的过程，自上而下反映了系统求解问题的过程；（b）图中的虚拟机：与某种特殊编程语言对应的假想硬件机器软硬件的逻辑等价性可以表现为：硬件软化（如RISC思想
3、）、软件硬化（如CISC思想）、固件化（如微程序）；,微体系结构层（微程序或硬连逻辑）,操作系统层,语言处理层（解释、编译）,用户程序层（语言编程）,系统分析层（数学模型、算法）,硬核级,数字逻辑层（硬件）,指令系统层（机器语言指令）,应用语言虚拟机,高级语言虚拟机,汇编语言虚拟机,操作系统虚拟机,机器语言级,微程序级,寄存器级（硬件）,硬件系统：异常处理机构、指令系统、CPU、存储器、I/O及通信子系统,系统软件：操作系统、编译器、数据库管理系统、Web浏览器、设备驱动、中断服务程序,应用软件,计算机发展过程中的重大技术演变,在指令层和执行程序的数字逻辑层两层基础上增加微程序控制层增加操作系
4、统层（大大降低了大多数程序员的编程难度）虚拟机的出现（使得在一个操作系统下同时运行另一个操作系统成为现实）后期出现的RISC思想（不使用微代码层）,计算机分层的作用,可以调整软、硬件比例达到特定目的可以通过使用真正的物理机器代替各级虚拟机也可以在一台物理机器上模拟或仿真另一台机器,计算机体系结构：是程序员所看到的计算机(机器语言级)的属性，即概念性结构与功能特性。计算机组成：从硬件角度关注物理机器的各部件的功能以及各部件的联系。对程序员是透明的。计算机实现：指的是计算机组成的物理实现，包括处理机、主存等部件的物理结构，器件的集成度和速度；,系列机,2023/3/18,6/36,计算机体系结构、
5、组成与实现,1.计算机体系结构是人眼看不见的东西，而计算机组成是人眼可见的2.计算机组成是计算机的外部，是使用人员所关心的系统硬件指标参数；而计算机实现是计算机的内部，是制造人员关心的内容,计算机的体系结构,1946年，美国宾夕法尼亚大学莫尔学院的物理学博士Mauchley和电气工程师Eckert领导的小组研制成功世界上第一台数字式电子计算机ENIAC。著名的美籍匈牙利数学家Von Neumann参加了为改进ENIAC而举行的一系列专家会议，研究了新型计算机的体系结构。1949年，英国剑桥大学的威尔克斯等人在EDSAC 机上实现了冯诺依曼模式。直至今天冯诺依曼体系结构依然是绝大多数数字计算机的
6、基础。,2023/3/18,7,/50,注意：同一体系结构的计算机，不管其组成和实现如何变化，在代码级是完全兼容的,总线（接口）+CPU+存储器+In/Out设备,2023/3/18,8/26,8/30,计算机组成,同步数字系统的内部结构,2023/3/18,9/30,计算机实现,【例1】确定是否有乘法指令属于。乘法指令是用专门的乘法器实现，还是经加法器用重复的相加和右移操作来实现，属于。乘法器、加法器的物理实现，如器件的选定(器件集成度、类型、数量、价格)及所用微组装技术等，属于,计算机体系结构,计算机组成,计算机实现,计算机体系结构、组成及实现区分,【例2】主存容量与编址方式(按位、按字节
7、、按字访问等)的确定属于。为达到所定性能价格比，主存速度应多快，在逻辑结构上需采用什么措施(如多体交叉存储等)属于。主存系统的物理实现，如存储器器件的选定、逻辑电路的设计、微组装技术的选定属于。,计算机体系结构,计算机组成,计算机实现,可以看出，具有相同计算机系统结构(如指令系统相同)的计算机因为速度要求不同等因素可以采用不同的计算机组成。同样，一种计算机组成可以采用多种不同的计算机实现。例如，主存器件可以采用SRAM芯片，也可以采用DRAM芯片。可以采用大规模集成电路单个芯片，也可以采用中小规模集成电路进行构建。这取决于性能价格比的要求与器件技术的现状。,计算机系统结构、组成和实现三者的相互
8、影响,硬件组成五大部分 运算器、控制器、存储器、输入设备、输出设备以运算器为中心(现在以存储器为中心)信息表示：二进制 计算机内部的控制信息和数据信息均采用二进制表示，并存放在同一个存储器中。工作原理：存储程序/指令(控制)驱动 编制好的程序(包括指令和数据)预先经由输入设备输入并保存在辅助存储器中；程序开始运行时，计算机在不需要人工干预的情况下由控制器自动、高速地依次从存储器中取出指令并加以执行。,2023/3/18,13/81,冯诺依曼体系结构,早期的计算机结构（无总线）,各组成部分之间通过芯片引脚直接连接,模型机体系结构,基于总线的冯诺依曼架构模型机总线子系统：作为公共通道连接各子部件，
9、用于实现各部件之间的数据、信息等的传输和交换CPU子系统：集成了运算器、控制器和寄存器的超大规模集成电路芯片(VLSI)存储器子系统：用来存放当前的运行程序和数据输入输出子系统：用于完成计算机与外部的信息交换,2023/3/18,15,/50,模型机总线结构,按传输信息的不同，可将总线分为地址总线AB、控制总线CB和数据总线DB三类：地址总线通常是单向的，由主设备(如CPU)发出，用于选择读写对象(如某个特定的存储单元或外部设备)；数据总线用于数据交换，通常是双向的；控制总线包括真正的控制信号线(如读/写信号)和一些状态信号线(如是否已将数据送上总线)，用于实现对设备的监视和控制。,MPU,R
10、AM,ROM,I/O接口,外设,AB,DB,CB,2023/3/18,16,/50,模型机内存储器,存储器组织由许多字节单元组成，每个单元都有一个唯一的编号（存储单元地址），保存的信息称为存储单元内容。访问(读或写)存储单元：存储单元地址经地址译码后产生相应的选通信号，同时在控制信号的作用下读出存储单元内容到数据缓冲器，或将数据缓冲器中的内容写入选定的单元。,通用寄存器组堆栈指针SP程序计数器PC,微 操 作 控 制 电 路,控制总线CB,地址总线AB,数据总线DB,运算器,寄存器组,控制器,模型机CPU子系统,2023/3/18,18,/50,数据信息,状态信息,控制信息,数字量,模拟量,开
11、关量,连续几位二进制形式表示的数或字符。如键盘输入的信息以及打印机、显示器输出的信息等,时间上连续变化的量，如温度、压力、流量等,只有两个状态的量，如阀门的合与断、电路的开与关等,CPU与I/O设备之间的接口信息,反映外设当前工作状态的信息,READY信号：输入设备是否准备好BUSY信号：输出设备是否忙,CPU向外部设备发送的控制命令信息,读写控制信号时序控制信号中断信号片选信号其它操作信号,数据、状态、控制信息都是通过CPU的数据总线传送，存在I/O接口的不同端口中：数据、状态、控制端口,模型机指令系统,指令是发送到CPU的命令，指示CPU执行一个特定的处理。CPU可以处理的全部指令集合称为
12、指令集。指令集结构（ISA）是体系结构的主要内容之一。ISA功能设计实际就是确定软硬件的功能分配。指令通常包含操作码和操作数两部分。操作码指明要完成操作的性质，如加、减、乘、除、数据传送、移位等；操作数指明参加上述规定操作的数据或数据所存放的地址。,例：MOV R0，#2,二进制操作码助记符：与动作一一对应,操作码：由CPU设计人员定义，具有固定的写法和意义。操作数：可由编程人员采用不同方式给出。,;注释,指令举例,模型机工作原理,计算机的工作本质上就是执行程序的过程。顺序执行指令执行的基本过程可以分为取指令(fetch)、分析指令(decode)和执行指令(execute)三个阶段。非顺序执
13、行转移（jump）：执行条件/无条件转移指令，不返回过程（procedure）调用：主程序调用子程序后返回断点中断（interrupt）：外界突发事件处理完后返回断点异常（exception）：程序本身产生的某些例外处理完后重新执行陷阱(trap)：程序本身产生某些例外条件处理完后返回断点,2023/3/18,22/81,2023/3/18,22,/50,计算机完成计算的过程分析,目的：计算0 x10和0 x20之和编写汇编程序代码,关键代码如下：MOV A，#0 x10;A=0 x10,A为CPU内部的寄存器名 ADD A，#0 x20;A=A+0 x20编译、链接后得到的可执行代码(二进制
14、位串)运行(把保存在硬盘上的可执行文件调入内存，并把程序指令在内存的开始位置赋值给CPU中的PC寄存器)以后的计算工作就交给CPU（指令驱动）,程序的执行过程,取指令、分析指令、执行指令,CB,AB,DB,地址译码,读控制,1,改进指令集(指令功能、指令格式、寻址方式)存储器子系统(4层结构)高速总线成为计算机系统的核心改变1.改变串行执行模式，发展并行技术；2.改变控制驱动方式，发展数据驱动、需求驱动、模式驱动等其它驱动方式；,重点,2023/3/18,25/81,不同的指令集设计策略：CISC与RISC,CISC（Complex Instruction Set Computer，复杂指令集
15、计算机）不断增强指令的功能以及设置更复杂的新指令取代原先由程序段完成的功能，从而实现软件功能的硬化。RISC（Reduced Instruction Set Computer，精简指令集计算机）通过减少指令种类和简化指令功能来降低硬件设计复杂度，从而提高指令的执行速度。,*,26/86,现代计算机：RISC+CISC,2023/3/18,26,/50,2023/3/18,27,/50,CISC的特点及设计思想,美国加州大学Berkeley分校的研究结果表明：许多复杂指令很少被使用，“2-8原则”控制器硬件复杂（指令多，且具有不定长格式和复杂的数据类型），占用了大量芯片面积，且容易出错；指令操作
16、繁杂，速度慢；指令规整性不好，不利用采用流水线技术提高性能。,*,27/68,宏代码到微代码的转换,1000:a1=a+b1001:a2=c+d1002:c=a1*a2;.2000:a1=a*b;2001:a2=c*d;2002:c=a1*a2;.,CPU内微码存储器,宏指令(程序员编写),2023/3/18,29,/50,RISC的特点及设计思想,RISC机的设计应当遵循以下五个原则：指令条数少，格式简单，易于译码，不提供复杂指令；提供足够的寄存器，只允许load 和store指令访问内存；指令由硬件直接执行，在单个周期内完成；充分利用流水线；依赖优化编译器的作用；,*,29/68,CISC
17、与RISC的数据流,*,30/86,2023/3/18,30,/50,早期诺依曼体系结构采用的存储器子系统,简单的二级结构：内存（主存）外存（辅存）,分层的存储子系统,如何以合理的价格搭建出容量和速度都满足要求的存储系统，始终是计算机体系结构设计中的关键问题之一。现代计算机系统通常把不同的存储设备按一定的体系结构组织起来，以解决存储容量、存取速度和价格之间的矛盾。,设计目标：整个存储系统速度接近M1而价格和容量接近Mn,2023/3/18,32,/50,寄存器 Cache 主存 辅存,其中：cache-主存结构解决高速度与低成本的矛盾；主存-辅存结构利用虚拟存储器解决大容量与低成本的矛盾；,现
18、代计算机的四级存储结构,寄存器组特点：读写速度快但数量较少；其数量、长度以及使用方法会影响指令集的设计。组成：一组彼此独立的Reg，或小规模半导体存储器。RISC：设置较多Reg，并依靠编译器来使其使用最大化。Cache高速小容量(几十千到几兆字节)；借助硬件管理对程序员透明；主（内）存编址方式：字节编址信息存放方式：大/小端系统、对齐方式辅（外）存信息以文件(file)的形式存放，按块为单位进行存取。虚拟存储技术,35/42,每一层的用途,辅助存储器：存放不活动的程序和数据主存储器：存放运行中的程序和数据cache:存储CPU最近访问的指令和操作数CPU寄存器：正在执行的指令和数据,其他改善
19、存储器带宽的方法,并行存储器,双端口存储器,哈佛体系结构（ARM9系列）,2023/3/18,37,/50,2023/3/18,38,/50,现代高速总线,高速并行总线,高速总线串行化,多级总线结构,北桥,南桥,前端总线Front Side Bus,输入输出管理方式,2023/3/18,40,/50,上半部分是计算机组成范畴，下图是计算机体系结构范畴,计算机体系结构的演进：并行处理技术,指令级并行技术ISP流水线、超标量、超长指令字系统级并行技术SLP多处理器（多机/多核）、多磁盘线程级并行技术TLP同时多线程SMT电路级并行技术CLP组相联cache、先行进位加法器,并行处理技术实现多个处理
20、器或处理器模块的并行性，其基本思想包括时间重叠（time interleaving）、资源重复（resource replicaiton）和资源共享（resource sharing）。,流水线技术,可通过分割逻辑，插入缓冲寄存器（流水线Reg）来构建,2023/3/18,指令时空图,顺序执行,4级流水线执行,流水线满载,2023/3/18,ARM7TDMI指令流水线,操作,周期,1 2 3 45 6,Fetch,最佳流水线,该例中用6个时钟周期执行了6条指令所有的操作都在寄存器中（单周期执行）指令周期数(CPI)=1,更细的流水线,取指（FI）指令译码（DI）计算操作数地址（CO）取操作数（
21、FO）执行指令（EI）写操作数（WO）,45/86,2023/3/18,45,/50,流水线CPU的特点,优点：通过指令级并行来提高性能。缺点：增加了硬件成本。流水寄存器会引入延迟和时钟偏移，这些额外开销会使每条指令的执行时间有所增加，同时限制了流水线的深度。流水线中各段的操作存在关联（dependence）时可能会引起流水线中断，从而影响流水线的性能和效率。,*,46/86,2023/3/18,46,/50,流水线冲突,理想流水线的性能：每个时钟周期完成一条指令实际流水机器中可能存在冒险(hazard)导致停顿：数据冲突（如后面的计算要用到前面的结果）定向技术可将结果数据从其产生的地方直接传
22、送到所有需要它的功能部件编译器可利用流水线调度（scheduling）技术来重新组织指令顺序结构冲突（硬件资源不够）增加额外的同类型资源改变资源的设计使其能被同时使用控制冲突（分支等跳转指令引起）可采用分支预测及预测执行技术最大限度地使处理器各部分保持运行状态。,多端口的寄存器堆,哈佛结构存储器、超标量,*,47/86,2023/3/18,47,/50,流水线冲突-数据冲突,1.数据冲突方式(违反了下述数据读写规则)a)写后读规则(RAW)后一条指令试图在前一条指令写一个数据之前读取该数据b)读后写规则(WAR)后一条指令试图在前一条指令读一个数据之前写该数据c)写后写规则(WAW)后一条指令
23、试图在前一条指令写一个数据之前写该数据2.解决办法定向技术可将结果数据从其产生的地方直接传送到所有需要它的功能部件编译器可利用流水线调度（scheduling）技术来重新组织指令顺序(乱序执行),顺序流水线数据依赖,乱序执行流水线,流水线冲突-控制冲突,控制冲突 原因：分支、跳转等指令引起流水线中断 解决办法：采用分支预测及预测执行技术最大限度地使处理器各部分保持运行状态。,顺序流水线控制依赖,流水线冲突-结构冲突,3.结构冲突(资源冲突)原因：硬件资源不够，例如两条指令都需要除法操作解决方法：增加额外的同类型资源改变资源的设计使其能被同时使用轮流暂停一部分流水线，轮流使用资源,超标量CPU的
24、体系结构,超标量技术：可在一个时钟周期内对多条指令进行并行处理，使CPI小于1；特点：处理器中有两个或两个以上的相同的功能部件；要求操作数之间必须没有相关性；,整数指令,浮点指令,*,2023/3/18,54,/50,超标量结构机器的例子,两条输入流水线,三条执行流水线,每个时钟周期可从存储器中获取两条指令,用于执行不需要访问存储器的指令,可处理所有需要或不需要访问存储器的指令,可用于进行乘、除类较复杂的算术运算,决定应使用哪一条执行流水线,2023/3/18,55,/50,2023/3/18,56,/50,多机并行系统,大规模并行处理机（MPP）是一种价格昂贵的超级计算机，它由许多CPU通过
25、高速专用互联网络连接。机群（cluster）由多台同构或异构的独立计算机通过高性能网络或局域网连在一起协同完成特定的并行计算任务。刀片（blade）通常指包含一个或多个CPU、内存以及网络接口的服务器主板。通常一个刀片柜共享其它外部I/O和电源，而辅助存储器则有距离刀片柜较近的存储服务器提供。网格（Network）是一组由高速网络连接的不同的计算机系统，可以相互合作也可独立工作。网格计算机将接受中央服务器分配的任务，然后在不忙的时候（如晚上或周末）执行这些任务。,2023/3/18,57,/50,多核处理器,多线程技术,单片多处理器(Chip MulitProcessor，CMP)问题：晶体管
26、数量、芯片面积及芯片发热量多线程处理器(Multithreaded Processor)细粒度多线程(Fine-Grail Multithreading)在每个指令中切换线程，处理器必须能在每个时钟周期切换线程。其优点是可以隐藏停顿引起的吞吐量损失；缺点是单个线程处理速度变慢了。粗粒度多线程(Coarse-Grail Multithreading)仅当遇到开销大的阻塞时才切换线程其缺陷在于流水线启动开销引起吞吐量损失，特别是对于短的阻塞,2023/3/18,58,/50,1966年M.J.Flynn按照指令流和数据流的不同组织方式，把计算机系统的结构分为以下4类：(1)单指令流单数据流-SIS
27、D(2)单指令流多数据流-SIMD(3)多指令流单数据流-MISD(4)多指令流多数据流-MIMD,计算机体系结构的分类,SISD计算机典型是单处理器系统，特点：每次对一条指令进行译码，并仅对一个操作部件分配数据。,CU:控制单元，PU：处理单元，MM：存储体CS：控制流，IS：指令流，DS：数据流,SISD计算机,特点：多个PU按一定方式互连，在同一个CU控制下，各自的数据完成同一条指令规定的操作；从CU看，指令顺序（串行）执行，从PU看，数据并行执行。,SIMD计算机,MISD计算机,特点:MISD 几条指令对同一个数据进行不同的处理，实际上不存在.,MIMD计算机,MIMD 多处理机系统
28、，包括：特点：能实现作业、任务、指令、数组各级全面并行的多机系统。,Flynn分类及应用分类,对称多处理机：,计算机系统的性能主要由硬件性能和程序特性决定，通常可利用标准测试程序来测定性能。用MIPS(Million Instructions Per Second,每秒百万条指令)或MFLOPS(每秒百万次浮点操作)的数值来衡量计算机系统的硬件速度。用 CPU执行时间T来量化软硬件结合系统的有效速度。MIPS=f(MHz)/CPI T(s)=(IC CPI)/f(Hz)f（时钟频率）：CPU的基本工作频率IC（指令数目）：运行程序的指令总数CPI（Cycles Per Instruction）：指令执行的平均周期数，可从运行大量测试程序或实际程序产生的统计数据中计算出来,2.5 计算机性能评测,假设一台计算机的时钟频率是100 MHz(每秒百万周期)，具有4种类型的指令，它们的使用率和CPI分别如下表所示。求该计算机的MIPS值以及运行一个具有107条指令的程序所需的CPU时间。,第二章 习题,作业：26、14、15思考：1、713,2023/3/18,67/32,2023/3/18,67,/50,
