《基于DSP语音录放电路的设计与实现毕业论文.doc》由会员分享，可在线阅读，更多相关《基于DSP语音录放电路的设计与实现毕业论文.doc（36页珍藏版）》请在三一办公上搜索。
1、基于DSP语音录放电路的设计与实现目录摘 要IIABSTRACTIII第一章 概 述11.1系统背景11.2系统概述2第二章 方案论证22.1采用单片机实现语音回放22.2采用DSP芯片3第三章 系统硬件设计3 3.1 A/D和D/A接口模块设计43.2 McBSP多通道缓冲串口63.3 JTAG在线仿真调试接口电路设计113.4时钟及复位电路设计133.4.1.时钟电路设计133.4.2复位电路设计133.5 供电系统设计163.6信号输出模块17 3.7 PWM 输出18第四章 软件设计194.1 程序框图194.2 程序模块20第五章 系统功能检验245.1系统调试245.11硬件调试2
2、55.12软件调试255.2直观的听觉检验255.3 系统的失真度和频响检验25总 结27参考文献28致 谢29附录：配置详解I1.1 TMS320C5402 DSP 芯片I1.2 TMS320C5402 DSP 芯片的主要特征II1.3 5402主控板的硬件连接框图III基于DSP语音录放电路的设计与实现 摘 要语音录放电路以其实用、高效、多功能而被广泛应用于现代生活中的各个场合。例如：语音广告播放，公交车报站系统，火车站进站预告，各类喊话器、语音玩具等电子产品。DSP能处理大量信号、处理速度快性价比高，其高品质的表现结果成为数字信号产品的核心，而现阶段音频信号通过DSP进行处理的依赖程度也
3、日益增加。使用快速成本低的DSP芯片和精密音频接口芯片对音频信号进行处理，能满足现代大众对视听高质量享受的要求。本设计介绍了以TI公司的TMS320C5402和AIC（模拟接口电路）芯片TLC320AD50C实现对音频信号的采集与回放的方法，其中着重介绍了系统硬件电路设计及TMS320C5402和TLC320AD50C实现音频采集并实时回放的软件设计流程。最后进行系统调试，实现真人真声的采集和回放。关键词: TMS320C5402;CCS; TLC320AD50C；语音录放 The programming of audio collection and return based on DSP
4、AbstractDSP can process the massive signals, the processing speed quick also the cost is low, its high quality performance becomes the digital signal product core, But the present stage tonic train signalling penetrates DSP to carry on processing the level of dependency also day by day to increase.
5、Uses the fast cost low DSP chip and the precise audio frequency connection chip carries on processing for the tonic train signalling, Can satisfy the modern populace the request which high grade enjoys to the seeing and hearing. This article introduced (simulation connection electric circuit) the ch
6、ip TLC320AD50C realization with returns to the method by TI Corporations TMS320C5402 and AIC to tonic train signalling gathering which puts, Emphatically introduced the system hardware circuit design and TMS320C5402 and TLC320AD50C realization audio frequency gathering and real-time returns to the s
7、oftware design flow which puts. Finally carries on the system debugging, realizes honorable person real sound gathering and returns puts.Keywords: DSP ;TMS320C5402; CCS; AIC ; HARDDISKCIRCULT 第一章 概 述1.1系统背景在很多语音处理的系统中需要用到语音录放系统 ,将现场的声音录下 ,供以后回放 ,或者对这些声音进行相关的特征分析与处理。对于语音的录放系统 ,有多种设计方法。可以用声卡采集 ,通过网卡传送
8、到其他处理器(或 PC)上 ,但这样就需要将 PC放在录音现场 ,在某些特定场合不适用;也可以将采样电路、ADC、DSP 芯片及外部存储器设计在一块电路板上 ,但是这样实现有困难。因为对语音的采样频率一般为8kHz ,如果每个样本用 8bit 表示 ,则一秒钟语音就需要 64kbit 的存储空间 ,对于外接存储器来讲 ,使用过多 ,不但成本高 ,而且占用空间。信息技术和超大规模集成电路工艺的不断发展，极大地推动了的DSP发展。DSP 技术的应用领域也越来越广，尤其在音频处理领域。目前，在很多语音处理系统中都用到了语音录放模块，采集现场的声音并存储起来供以后回放。语音处理系统的实时性、功耗低、体
9、积小、以及对语音信号的保真度都是很影响系统性能的关键因素。设计采用的高速芯片，能够很好的解决系统的实时性；采用TMS320C5402的数字编解码芯片 以下简称TMS320C5402 (5402)具有位采样精度高，录音回放模式下仅 的1632 23mW低功耗的特点。因此，该音频编解码芯片与54x DSP的结合是可移动数字音频录放系统、现场语音采集系统的理想解决方案。它提出的设计方案 ,将数据的采集和处理经 DSP 在现场处理 ,保存在硬盘中 ,供下次回放使用 ,很好地解决了以上问题。TMS320VC5402（以下简称C5402）是TI（德州仪器）公司1999年10月推出的性价比极高的定点数字信号
10、处理器（DSP）。指令执行速率高达100MIPS，已经广泛用于实时语音处理、个人数字助理(PDA)和数字无线通信等嵌入式系统。本系统主要研究在TMS320VC5402数字信号处理器从多路模数转换器(ADC)通道获取信息，并将经DSP处理后的数字信号传送到多路数模转换器（DAC）通道。但关键问题是怎样在DSP系统中十分容易且高效地实现这些转换，而这必然涉及到接口电路的设计。为此，本设计将介绍一种在单片内集成有ADC通道和DAC通道的模拟接口器件TLC320AD50(（简称AD50）是TI公司生产的SIGMA-DELTA型单片音频接口芯片（AIC）)与TMS320VC5402缓冲串口进行接口的设计
11、方法，同时通过对这种接口电路的硬件进行软件编程来实现音频信号的采集与回放。1.2系统概述本系统主要包括:对语音信号进行放大、滤波、采样、A/D 转换等的预处理部分.经过实验表明，本设计实现的基于DSP语音录放系统具有如下优点：1)音频数据占用资源少2)声音保真度高3)开发难度低4)语音芯片与 DSP接口电路简单5)体积小第二章 方案论证信息技术和超大规模集成电路工艺的不断发展，大地推动了 DSP的发展。DSP技术的应用领域也越来越广，尤其在音频处理领域。目前，在很多语音处理统中都用到了语音录放模块，采集现场的声音并存起来供以后回放。语音处理系统的实时性、功耗低、以及对语音信号的保真度都是很影响
12、系统性能的关键因素。本设计采用的高速54xDSP芯片，最高频能达到160MIPS，能够很好的解决系统的实时性；采用的数字编解码芯片TMS320C5402 (以下简称5402有 1632位采样精度，录音回放模式下仅 23mW的耗。因此，该音频编解码芯片与 54xDSP的结合是移动数字音频录放系统、现场语音采集系统的理想解决方案。下面对这几个方面逐个进行简单的分析介绍，并对此语音录放电路的总体实现和各部分功能模块的论证一选定最终的方案。2.1采用单片机实现语音回放其系统框图如下:图2.1.1采用单片机实现语音回放系统框图因单片机接口有限,在一些测量系统中有时要扩展外围接口电路.且单片机由于固有的结
13、构特点,对高速率的外围语音芯片存在速度匹配问题,因此只能在对语音要求不高的情况下使用.2.2采用DSP芯片DSP芯片对数据处理的特殊结构使它能轻松的完成一些特殊算法,实现数据的快速处理.并对数据进行压缩处理得到高压缩比的语音压缩数据.它自带抗混叠滤波和平滑滤波结构等使得它具有单片机无法与之媲美的优势. 由于大众对生活品质的提高，带动了消费类电子产品的需求，而声音在电子产品上的呈现要求，从“聆听音乐”进阶到“听觉享受”。其市场前景广阔。因此本文选择DSP实现语音的储存与回放。第三章 系统硬件设计TMS320C54X硬件系统基本组成如图所示，根据本设计的特点，下面将选择性的介绍其中部分原理和设计方
14、法图3-1 TMS320C54X硬件系统基本组成图 3.1 A/D和D/A接口模块设计TMS320C54X 有多个McBSP（多通道缓冲串口），通常用于A/D转换器和D/A转换器的数据传递接口。本设计采用TI公司的音频编解码器TLC320AD50与DSP芯片进行A/D和D/A接口。 TLC320AD50提供了高分辨率的模拟信号转换电路，即数模(D/A)转换和模数（A/D）转换。该接口芯片采用了重复采样的-技术，并且在A/D转换前，信号经过内插滤波器的滤波处理，和抽样滤波器的滤波处理。因此在TLC320AD50和输入信号之间只需连接一阶的RC滤波器，实现抗混叠输入低通滤波即可。 TLC320AD
15、50通过同步串行接口与DSP相连接。因为TLC320AD50支持主/从模式，所以多信道或输入输出可以通过一个串行接口执行。TLC320AD50具有如下特征：（1） 要求直流3.3V的数字供电和直流5V的模拟供电（2） 同步串行接口（3） 要求一阶抗混叠滤波器（4） 2补码数据格式的88 dB动态范围的ADC和DAC（5） 可编程的ADC和DAC转换率（6） 可编程的输入和输出增益控制（7） 最大转换速率为22.05kHz可以使用同步串行口来发送控制配置和执行参数的信息，并由多个数据寄存器来实现。还可以通过设置寄存器的值来确定器件的操作和执行模式。因此使用时方便灵活。TLC320AD50的内部结
16、构如下图2.1.1所示：图3.1.1TLC320AD50的内部结构图因为TLC320AD50仅仅有一个帧同步信号，所以将C54X/FSR和C54X/FSX帧同步信号与TMS320AD50/FS引脚相连接，C54X/CLKX和C54X/CLKR时钟同步控制信号与TMS320AD50/SCLK引脚相连接。如图2.1.2所示为TLC320AD50与TMS320C5402 DSP的连接。图3.1.2TLC320AD50与TMS320C5402 的接口图3.2 McBSP多通道缓冲串口C54X提供高速、双向、多通道带缓冲串口McBSP(Multi-channel buffered serial port
17、)。它可以和其他C54X器件、编码器等其他串口器件通信。 （1）McBSP特点 C54X的多通道带缓冲串口McBSP是在标准串行口的基础上发展起来的，McBSP特点如下：l 全双工通信；l 双缓冲发送和三缓冲接收数据寄存器，允许连续的数据流；l 独立的收发帧信号和时钟信号；l 可以与工业标准的编/解码器、AICS（模拟接口芯片）以及其他串行A/D、D/A芯片接口；l 数据传输可以用外部时钟，也可由内部可编程时钟产生；l 当利用DMA为McBSP服务时，串行口数据读/写具有自动缓冲能力；l 支持多种方式的传输接口；l 可与128个通道进行收发；l 支持传输的数据字长可以是8位、12位、16位、2
18、0位、24位、或32位；l 内置u律和A律硬件压扩；l 对8位数据的传输，可选择LSB先传或MSB先传；l 可设置帧同步信号和数据时钟信号的极性；l 内部传输时钟和帧同步信号的可编程发生器。 （2）McBSP结构及工作原理McBSP内部结构如图所示，包括数据通路和控制通路两部分，并通过7个引脚与外部器件相连。McBSP的引脚功能如表表3.2.1 McBSP的引脚功能表McBSP控制模块包括内部时钟发生器、帧同步信号发生器以及控制电路和多通道选择4部分。主要功能是产生内部时钟、帧同步信号，并对这些信号进行控制、多通道的选择，产生中断信号RINT和XINT，出发CPU 的发送和接收中断以及产生同步
19、事件REVTA、XEVTA、REVT和XEVT触发DMA接收和发送同步事件。图3.2.2McBSP内部结构图在时钟信号和帧同步信号的控制下，接收和发送通过DR和DX引脚与外部器件直接通信。C54X内部CPU对McBSP操作，利用16位控制寄存器，通过片内外设总线进行存取控制。如图2.2.2所示，数据发送过程为：首先写数据于数据发送寄存器DXR1，2，然后通过发送移位寄存器XSR1，2将数据经引脚DX移出发送。类似的，数据接收过程为：通过引脚DR接收的数据移入接收移位寄存器RSR1，2，并复制这些数据到接收缓冲寄存器RBR1，2，然后再复制到DRR1，2，最后由CPU或DMA控制器读出。这个过程
20、允许内部或外部数据通信同时进行。如果接收或发送字长R/XWDLEN被指定为8、12、或16位模式时，DRR2、RBR2、RSR2、DXR2、XSR2等寄存器不能进行写、读和移位操作。CPU位或DMA控制器可以对其余的寄存器进行操作，这些寄存器及其地址映射列于表表3.2.3地址子地址名称缩写寄存器名称McBSP0McBSP1McBSP2-RBR1,2接收移位寄存器1，2-RSR1,2接收缓冲寄存器1，2-XSR1,2发送移位寄存器1，20020H0040H0030H-DRR2x数据接收寄存器20021H0041H0031H-DRR1x数据接收寄存器10022H0042H0032H-DXR2x数据
21、发送寄存器20023H0043H0033H-DXR1x数据发送寄存器10038H0048H0034H-SPSAx子地址寄存器0039H0049H0035H0000HSPCR1x串口控制寄存器10039H0049H0035H0001HSPCR2x串口控制寄存器20039H0049H0035H0002HRCR1x接收控制寄存器10039H0049H0035H0003HRCR2x接收控制寄存器20039H0049H0035H0004HXCR1x发送控制寄存器10039H0049H0035H0005HXCR2x发送控制寄存器20039H0049H0035H0006HSRGR1x采样率发生寄存器1003
22、9H0049H0035H0007HSRGR2x采样率发生寄存器20039H0049H0035H0008HMCR1x多通道寄存器10039H0049H0035H0009HMCR2x多通道寄存器20039H0049H0035H000AHRCERAx接收通道使能寄存器A0039H0049H0035H000BHRCERBx接收通道使能寄存器B0039H0049H0035H000CHXCERAx发送通道使能寄存器A0039H0049H0035H000DHXCERBx发送通道使能寄存器B0039H0049H0035H000EHPCRx引脚控制寄存器McBSP通过一系列存储器映射控制寄存器来进行配置和操作，
23、采用子地址寻址方式。McBSP通过复接器将一组子地址寄存器复接到存储器映射的一个位置上。复接器由子块地址寄存器（SPSAx）控制。子块数据寄存器（SPSDx）指定子地址寄存器中数据的读/写，其子地址映射方式如表3.2.2所示。这种方法的好处是可以将多个寄存器映射到一个较小的存储器空间。 为访问某个指定的子地址寄存器，首先要将相应的子地址写入SPSAx，SPSAx驱动复接器，使其与SPSDx相连可，接入相应子地址寄存器所在的实际物理存储位置。当向SPSDx写入数据时，数据送入前面子地址寄存器中所指定的内嵌数据寄存器；当从SPSDx读取数据时，也接入前面子地址寄存器中所指定的内嵌数据寄存器。(3)
24、McBSP的初始化 McBSP的复位两种方式：一种是芯片复位，同时McBSP被复位；另一种是通过设置串口控制寄存器（SPCR）中的相应位，单独使McBSP复位。设置/XRST=/RRST=0将分别使发送和接收复位，/GRST将使采样率发生器复位。复位后，整个串口初始化为默认状态。所有计数器及状态标志均被复位，包括接收状态标志RFULL、RRDY及RSYNCERR；发送状态标志/XEMPTY、XRDY、及XSYNCERR。 McBSP的控制信号，如时钟、帧同步和时钟源都是可以设置的。McBSP中各个模块的启动/激活次序对串口的正常操作极为重要。例如，如果发送端是主控者（负责产生时钟和帧同步信号）
25、，那么首先就必须保证从属者（在这里也是数据接收端）处于激活态，准备号接收帧信号以及数据，这样才能保证接收端不会丢失第一帧数据。如果采用中断方式，需设置SPCR寄存器的（R/X）INTM=00B，这样当DRR寄存器中数据已经准备好或可以向DXR中写入数据时允许McBSP产生中断。McBSP的初始化步骤如下：1) 设置SPCR中的/XRST=/RRST=/FRST=0，将整个串口复位。如果在此之前芯片曾复位，则这步可省略。2) 设置采样率发生器寄存器（SRGR）、串口控制寄存器（SPCR）、引脚控制寄存器（PCR）和接收控制寄存器（RCR）为需要的值。注意不要改变第一步设置的位。3) 设置SPCR
26、寄存器中/GRST=1时采样率发生器退出复位状态，内部的时钟信号CLKG开始由选定的时钟源按预先设定的分频比驱动。如果McBSP收发部分的时钟和帧同步信号都是由外部输入，则这一步可省略。4) 等待两个周期的传输时钟（CLKR/X）以保证内部正确同步。5) 在中断选择寄存器中，映射XINT0/1和（或）RINT0/1中断。6) 使能所映射的中断。7) 如果发送端不是帧信号主控端（帧同步由外部输入），设置/XRST=1或/RRST=1，使之退出复位态，此时作为从属的收发端已准备好接收帧同步信号。新的帧同步中断信号（R/X）INT M=10B）将唤醒该收发端。8) 使帧信号主控端退出复位态。9) 如
27、果FSGM=1（帧同步由采样率发生器产生），设置/FRST=1，使能帧同步产生，8个CLKG周期后开始输出第一个帧同步信号。如果FSGM=0，将在每次DXR向XSR中复制数据时产生帧同步，/FRST位无效。不管怎样，此时主控端开始传输数据。一旦McBSP初始化完毕，每一次数据单元的传输都会触发相应的中断，可以在中断服务程序中完成DXR的写入或是DRR的读出。3.3 JTAG在线仿真调试接口电路设计JTAG（Joint test access group）标准，是国际电气和电子工程师协会IEEE 1990年公布得1149.1标准。它是针对现代超大规模集成电路测试、检测困难而提出的基于边界扫描机制
28、和标准测试存储口的国际标准。边界扫描就是对含有JTAG逻辑的集成电路芯片边界引脚（外引脚）通过软件完全控制和扫描观察其状态的方法。这种能力使得高密度的大规模集成芯片在线（在电路板上及工作状态中）测试成为可能。其原理是在芯片的输入/输出引脚内部安排存储单元，用来保存引脚状态，并在内部将这些存储单元连接在一起，通过一个输入脚TDI引入和一个输出脚TDO引出。正常情况下，这些存储单元（边界单元）是不工作的，在测试模式下存储单元输入/输出口状态，并在测试存储口（TAP）的控制下输入/输出。 IEEE 1149.1标准公布后，TI公司为其以后的DSP器件均设置符合国际标准的JTAG逻辑测试口，通过JTA
29、G测试口访问和调试TI DSP芯片。仿真电缆和DSP JTAG测试口的连接是通过一个14脚的插座头（仿真头）来实现的。仿真头上信号连接关系如图2.3.1 所示，其中主要引脚TDI和TDO是测试数据的输入和输出，TMS是测试模式选择，TCK和TCKRET是测试时钟的输出和返回。图3.3.1 仿真头信号连接关系图图3.3.2是当仿真器与DSP距离大于15.24cm时，DSP芯片JTAG逻辑测试口和14引脚的仿真座之间的连接关系。当二者距离小于15.24cm时，如图2.3.3所示，它们之间可以不加缓冲驱动器。本设计中考虑到实际操作中的方便，采用加入缓冲驱动器。图3.3.2 距离大于15.24cm时加
30、入缓冲驱动器图如图3.3.3 距离小于15.24cm时不加缓冲驱动器图3.4时钟及复位电路设计3.4.1.时钟电路设计 一般C54X芯片的时钟电路由两种。一种是利用芯片内部的振荡电路与X1、X2/CLK引脚之间连接的一只晶体和两个电容组成并联谐振电路如图3.4.1所示。它可产生与外加晶体同频率的时钟信号。电容C1、C2通常在030pF之间选择，它们可对时钟频率起到微调作用。 另一种方法是采用封装好的晶体振荡器，将外部时钟源直接输入X2/CLK引脚，而X1引脚悬空，如图3.4.2所示。由于此种方法简单方便，系统设计一般采用此种方法。但此方法抗干扰能力差，因此本设计中采用了无源晶振。图3.4.1.
31、1 内部振荡电路图图3.4.1.2 晶体振荡电路图3.4.2复位电路设计 C54X DSP可以通过复位引脚/RS使C54X复位到一个已知状态。为保证DSP可靠复位，/RS引脚必须为低电平，且至少保持2个主频（CLKOUT）时钟周期。当复位发生时，DSP终止程序运行，并使程序计数器PC复位为0FF80H，地址总线也变成0FF80H，数据总线为高阻，/PS、/MSTRB和R/W等信号为高电平。复位脉冲消失后约5个时钟周期，DSP开始从0FF80H处取代码执行。在设计复位电路时，一般应考虑两种复位需求：一种是上电复位；另一种是工作中的复位。在系统刚接通电源时，复位电路应处于低电平以使系统从一个初始状
32、态开始工作。这段低电平时间应该大于系统的晶体振荡器启振时间，以便避开振荡器启振时的非线性特性对整个系统的影响。通常，晶振需要100200ms的稳定时间，则上电复位时间应该=200ms。工作中复位则要求复位的低电平至少保持6个时钟周期，以使芯片的初始化能够正确完成。1. RC复位电路元件参数的选用 图2-4是一个简单的是一个简单的上电复位加手动复位电路，由图可见，这是一个RC电路，该电路的时间常数=RC=50*103*10*10-6uF=500ms 由一阶RC电路的分析可知，上电后电容C通过Vcc和电阻R充电，电容C两端的电压为 VRS=(1-e-1/)*Vcc 设低电平与高电平的分界点为2V，
33、则由上式可求得复位电平由低变高的时间为t0=-In(1-VRS/Vcc)=-500*10-3In(1-2/5)ms=255ms RC复位电路成本较低，一般情况下能够保证系统正常复位。但其功耗较大，可靠性差；当电源出现瞬态降落时，由于RC的响应速度较慢，无法产生符合要求的复位脉冲。另外电阻、电容受工作环境特别是温度得影响较大，会给复位门限值的设计带来困难。由于DSP系统的时钟频率较高，在运行中极易产生干扰和被干扰，甚至出现掉电和死机现象，因此在C54x应用系统中一般都不采用这种RC复位电路，而使用性能全、价格低和可靠性高的集成自动监控复位芯片电路。 图3.4.2.1 上电复位电路图2.带有监控功
34、能的复位电路 监控复位芯片是微处理器系统的监控复位集成电路，它提供上电复位、掉复位、电压跌落复位、备份电池切换和看门狗定时输出等多种功能；可以监控供电电源和微处理器的活动状态；提供复位脉冲，有效防止因时序错误而出现的误操作等。其中，3只引脚的监控复位芯片仅提供复位功能，其复位输出方式和复位门限均可选择。复位输出方式有漏极开路低电平输出、推挽式高电平输出及推挽式低电平输出等。复位门限选择范围1.65.0V，步长为100mV。4只引脚得监控复位芯片除了提供上述功能外，还提供手动复位功能。该功能可以通过一个手动开关来实现。5只以上引脚的监控复位芯片不仅提供看门狗功能，还提供双复位输入或双复位输出等功
35、能。下面对这些功能作一简单介绍。 （1）复位输出 根据芯片的不同可分为低电平复位或高电平复位两种。低电平复位输出的芯片工作原理是：当电源电压低于复位门限时，复位输出电平由高变低 ，并一直保持低电平直至电源电压高于复位门限且延迟了一个固定的复位脉冲宽度时间之后才变为高电平。高电平复位输出的芯片与上述过程刚好相反。大多数SOT封装的复位芯片可提供5种标准的复位门限。MAX6314/MAX6315则有较宽范围的用户可选门限电压，其复位门限有2.55.0V，而级差100mV的各种电压规范，最小复位延迟时间为1ms、20ms、40ms、或1.12ms等。 （2）看门狗功能 看门狗用来监视微处理器的状态。
36、若微处理器在看门狗定义的时间内没有输出，看门狗没有收到触发信号，则说明软件操作不正常（陷入死循环或掉入陷阱等），这时监控复位芯片会立即产生一个复位脉冲去复位微处理器。看门狗的记数时间是可以选择的。许多5脚以上封装的监控复位芯片都带有看门狗定时器，如MAX823输出低电平复位脉冲，MAX824输出高电平复位脉冲。而MAX6316/MAX6317/MAX6320还具有用户可选定门限电压、输出结构、复位时间延迟和看门狗定时延迟等多种可选功能。 （3）备用电源切换和存储器写保护功能 当电源电压跌落到复位门限以下且低于后备电源电压时，后备电源切换到被保护的SRAM，保证不丢失存储数据。如MAX1691内
37、含有一个3V、125mA/h的锂电池，具有对CMOS、SRAM、或EEPROM写保护以及看门狗等功能。 图35.是用带有看门狗功能和电压监测功能的专用复位芯片MAX706组成的复位电路。 图35 专用复位芯片MAX706组成的复位电路图但考虑到成本因素，本系统选用了RC复位电路，如果在要求较高的系统里面就应该选择专用复位芯片了。3.5 供电系统设计 现在的DSP均向着低电源电压、低功耗方向发展，工作电压为3.3V甚至更低。为了进一步降低DSP功耗，又不影响与外围电路的接口，TI新一代DSP内核的CPU工作电压与其片内I/O设备的工作电压也不同。I/O设备的电源电压（DVdd）一般是3.3V，C
38、PU的内核工作电压（CVdd）是3.3V、2.5V或1.8V甚至更低。这样，一片DSP上就有两个不同得电源电压，并且往往这两个电源电压加电的顺序也有要求，这要根据各个不同DSP芯片的数据手册来定。所以TI和其他公司也提供了许多单路或双路电源电压供电芯片。图2.5示出了使用TI公司的电源芯片实现的TMS320C5402DSP的典型供电系统方案。TMS320C5402DSP的CPU工作电压是1.8V，片内I/O设备工作电压是3.3V。TPS76318是将5V直流电压转换为1.8V的电压调整器；TPS76333是将5V直流电压转换为3.3V的电压调整器。它们分别为DSP芯片的CPU和片内I/O设备提
39、供工作电压。图3.5 TMS320C5402典型供电系统设计图在设计DSP系统时，若在一个系统中同时存在3.3V和5V系列芯片，让两种电压芯片的输入输出直接连接是不行的，不仅会造成电平逻辑混乱，使电路不能正常工作，而且还有可能损坏元器件。在硬件电路中DSP芯片的引脚CNT可以调节DSP输入输出引脚与TTL与CMOS的兼容逻辑，既当CNT为高电平时，为3V工作状态，I/O接口电平与CMOS 电平兼容。当CNT下拉到低电平时，为5V工作状态，所有I/O接口与TTL电平兼容，因此在电路设计与应用时可以根据电路特点设置CNT引脚的状态。3.6信号输出模块通过TLC320AD50输出的音频信号可以用LM
40、386放大输出LM386典型输入阻抗为50K，在8欧姆的负载下可提供几百mW的功率。完全可以满足设计的要求。图2.6是音频信号的放大电路3-6 音频信号的放大电路图 3.7 PWM 输出PWM（Pulse Width Modulation，脉宽调制）是利用微处理器的数字输出来对模拟电路进行控制的一种非常有效的技术，广泛应用在从测量、通信到功率控制与变换的许多领域中。随着电子技术的发展，出现了多种PWM技术，其中包括：相电压控制PWM、脉宽PWM法、随机PWM、SPWM法、线电压控制PWM等，PWM码是一种脉宽调制码，它的组成为9MS高电平和4MS低电平引导脉冲，16位系统识别码，8位数据正码和
41、8位数据反码。图3.7.1形状不同而冲量相同的各种窄脉冲图 图3.7.2 PWM波与正弦半波比较图 第四章 软件设计通过AD50采集音频信号，数据存放在DRAM里，被触发某一事件后回放，在存储语音信号过程中可以考虑采用语音压缩。4.1 程序框图 主程序 中断服务程序图4-1软件总程序框图4.2 程序模块 要使用CCS在系统板上运行程序，光有源文件的主程序（.c或.asm）是不够的，还需要配置中断向量表（.asm）和命令链接文件（.cmd），在一些特殊的场合还需要配置其他的文件。主程序是整个程序的核心，它的作用涉及数据的读/写和具体的处理过程以及中断的设置、寄存器的配置等；中断向量表主要作用是告
42、知程序中断跳转的位置，显而易见，如果在主程序中已经设置，则不再需要配置中断向量表；命令链接文件（.cmd）的主要作用是分配存储空间，比如存储器的第0页分配作程序空间，第1页分配作数据空间，以及各个段将要放在哪儿（如.text段放在数据空间），这个文件对每个工程来说都是必须的。（1）CMD文件的配置如下：MEMORYPAGE 0:VECS:origin = 0xff80,length = 0x80PROG:origin = 0x1000,length = 0x1000PAGE 1:DATA:origin = 0x2000，length = 0xdfffSTACK:origin = 0x1000,
43、length = 0x1000SECTIONS.vectors:VECS PAGE 0.text:PROG PAGE 0.data:DATA PAGE 1.stack:STACK PAGE 1（2）语音采集与回放程序：.title yuyinBSP.set1SPSA0.set 038h SPSD0.set 039h DRR10.set 021h DRR20.set 020h DXR10.set 023h DXR20.set 022h SPSA1.set 048h SPSD1 .set 049h DRR11 .set 041h DRR21 .set 040h DXR11 .set 043h DX
44、R21 .set 042h 多通道能缓冲串口子地址映射寄存器（控制、状态）的配置如下：SPCR1.set00h SPCR2.set01h RCR1.set02h RCR2.set03h XCR1.set04h XCR2.set05h SRGR1.set06h SRGR2.set07h MCR1.set08h MCR2.set09h RCERA.set0ah RCERB.set0bh XCERA.set0ch XCERB.set0dh PCR.set0eh 设置是使用多通道缓冲串口0还是使用多通道缓冲串口1，程序如下：.if BSP = 0 SPSA.setSPSA0 SPSD.setSPSD0 RDRR.setDRR10 RDXR.setDXR10 .endif.if BSP = 1SPSA.setSPSA1 SPSD.setSPSD1 RDRR.setDRR11 RDXR.setDXR11 .endif写McBsp控制寄存器的宏定义WR_SUB_REG.macro val,addrstm addr,SPSA nop stm val,SPSD nop .e
