《毕业设计（论文）应用DSP实现2FSK的调制与解调的系统设计.doc》由会员分享，可在线阅读，更多相关《毕业设计（论文）应用DSP实现2FSK的调制与解调的系统设计.doc（40页珍藏版）》请在三一办公上搜索。
1、应用DSP实现2FSK的调制与解调的系统设计摘要2FSK是一种在无线通信中很有吸引力的数字调制方式，目前在短波，微波和卫星通信中均被采用。随着超大规模集成电路技术和计算机技术的飞速发展，数字信号处理（DSP）技术在通信领域中已有了广泛的应用。本论文研究并实现了基于DSP的全数字2FSK发送与接收系统。本文分析并防真了基于直接数字频率合成原理的2FSK全数字调制的方法；分析并防真了基于差分基带相位傅立叶变换的载波频偏和位定时算法.最终得到结果如下： 1.实现了数字的2FSK数字化调制。本文在独立设计的DSP系统上进行了调制实验。通过改变程序中的参数，成功实现了多种速率的数据发送。2.实现了2FS
2、K信号的数字化接收。接收工作包括数据的读入，载波频偏估计，位同步，解调。本文所研究的内容适应当前科学技术的发展与更新，具有一定的实用价值。本文所提出的实现数字化调制，同步和解调的方法，仍然是当前通信领域中先进的技术，具有一定的理论和实践意义；在本研究中开发的DSP目标板可为实验的后续研究提供实用的研究平台。关键词： 2FSK ，DSP，调制，同步，解调AbstractAs one technique of digital communications 2FSK is very attractive in mobile radio environment.Along with the rapid
3、 development of VLSI technology and computer technology,DSP has been used widely in communications areas.In this paper,a fully digital 2FSK transmitter and receiver based on DSP are studied and implemented. An analysis and simulation is achieved which is about the method of a fully digital 2FSK modu
4、lation based on DDS,and the symbol timing algorithm of carrier frequency offset based on Fourier transform of the sequence of differential phases.The design and debug of a DSP target board is finished.Based on the target board the fully digital 2FSK modulation,synchronization and deomulation algorit
5、hms are successfully tested,with satisfactory result. The digital modulation.synchronization and demodulation method put forward in this paper is relatively new,achieving a high practicality .The DSP target board designed in the research can be used as the hardware platform for other DSP development
6、 subject in the Lab.Keywords: 2FSK, DSP, Direct digital frequency synthesis,Synchronization ,Demodulation.目录中文摘要Abstract第1章 序论 .11.1 引言 .11.2 关于DSP.11.2.1 DSP的特性.11.2.2 DSP产品的特点.21.3 论文意义3第2章 2FSK的概述和原理 .5 2.1 2FSK调制方式概述 5 2.2 2FSK原理 52.1 概念52.2.2 2FSK信号的功率谱密度7第3章 2FSK的DSP实现 .11 3.1 调制部分 .11 3.2 解调部
7、分 .12 3.3 DSP设计 .12 3.4 软件实现 .13 3.4.1调制程序 .13第4章 基于DSP的2FSK通信系统 .33 4.1 概述 .33 4.2 DSP在第三代移动通信系统中的应用 .33感谢信.36参考文献 .37第一章 序论1.1 引言 通信作为社会的基本设施和神经中枢，已经应经影响到了社会的方方面面，渗透到了人们生活的边边角角。通信事业的发展也正以前所未有的深度和速度影响着人类社会的进步和演化。移动通信是现代通信技术中不可缺少的部分。通信的发展日新月异，由于数字通信方式相对与模拟通信方式有着很着很多优点，如抗干扰能力强，无噪声积累，通信质量高；便于加密处理而且保密强
8、度高；数字信号便于直接与计算机接口，形成智能网；有高度的灵活性和通用性；设备便于集成化，微型化。实时信号处理系统要求必须具有处理大数据量的能力，以保证系统的实时性；其次对系统的体积、功耗、稳定性等也有较严格的要求。实时信号处理算法中经常用到对图象的求和、求差运算，二维梯度运算，图象分割及区域特征提取等不同层次、不同种类的处理。其中有的运算本身结构比较简单，但是数据量大，计算速度要求高；有些处理对速度并没有特殊的要求，但计算方式和控制结构比较复杂，难以用纯硬件实现。因此，实时信号综合性信息处理系统。实时信号处理系统中，低层的信号预处理算法处理的数据量大，对处理速度的要求高，但运算结构相对比较简单
9、，适于用进行硬件实现，这样能同时兼顾速度及灵活性。高层处理算法的特点是所处理的数据量较低层算法少，但算法的控制结构复杂，适于用运算速度高，寻址方式灵活，通信机制强大的芯片来实现。由此就应运而生了各种DSP数字信号处理芯片。1.2 关于DSP1.2.1 DSP的特点DSP和诸如Intel Pentium或Motorola PowerPC的通用处理器(GPPS)有很大的区别，这些区别产生于PSS的结构和指令是专门针对信号处理而设计和开发的，具有以下特点。 l 硬件乘法累加操作（MACs） 把DSPs同早期的GPPs区别开来的第一个重大技术改进，就是添加了能够进行单周期乘法操作的专门硬件和明确的MA
10、C指令。 l 哈佛结构 传统的GPPs使用冯诺曼存储结构，在这种结构中，有一个存储空间通过两条总线（一条地址总线和一条数据总线）连接到处理器内核，这种结构不能满足MAC必须在一个指令周期中对存储器进行四次访问的要求。DSPs一般使用哈佛结构，在哈佛结构中，有两个存储空间：程序存储空间和数据存储空间。处理器内核通过两套总线与这些存储空间相连，允许对存储器同时进行两访问，这种安排使处理器的带宽加倍。在哈佛结构中，有时通过增加第二个数据存储空间和总线来实现更大的存储带宽。现代高性能GPPs通常具有两个片上超高速缓冲存储器,一个存放数据，一个存放指令。从理论的角度上讲，这种双重片上高速缓存与总线连接等
11、同于哈佛结构，但是，GPPs使用控制逻辑来确定哪些数据和指令字驻留在片上高速缓存里，这个过程通常不为程序设计者所见，而在DSPs里，程序设计者能明确的控制哪些数据和指令被存储在片上的存储单元或缓存中。 l 零消耗循环控制 DSP算法的共同特征在于大部分处理时间花在执行包含在相对小循环内的少量指令。因此，大部分DSP处理器具有零消耗循环控制的专门硬件。零消耗循环是指处理器不用花时间测试循环计数器的值就能执行一组指令的循环，硬件完成循环跳转和循环计数器的衰减。有些DSP还通过一条指令的超高速缓存实现高速的单指令循环。 l 特殊寻址模式 DSPs经常包含有专门的地址产生器，它能产生信号处理算法需要的
12、特殊寻址，如循环寻址和位翻转寻址。循环寻址对应于流水FIR滤波算法，位翻转寻址对应于FFT算法。 l 执行时间的可预测性 大多数DSP应用都具有硬性实时要求，在每种情况下所有处理工作都必须在指定时间内完成。这种实时限制要求程序设计者确定每个样本究竟需要多少时间或者在最坏情况下至少用去多少时间。DSP执行程序的进程对程序员来说是透明的，因此很容易预测处理每项工作的执行时间。但是，对于高性能GPPs来说，由于大量超高速数据和程序缓存的使用，动态分配程序，因此执行时间的预测变得复杂和困难。 l 具有丰富的外设 DSPs具有DMA, 串口, PLL,定时器等外设。DSP技术正日益广泛地用应于现代通信的
13、各个领域。本设计采用的处理器是当前通信领域流行的DS器C54x系列的TM320VC54系列，该处理器是IT公司生产的。2FSK的发送方工作和接收方的工作都是采用DSP来实现的。独立完成了一块DSP目标板，改板是按照软件无线电的思想设计的，是一个基本的软件无线电系统。该电路板上既有数模转换器也有模数转换器，所以它既可作为2FSK发送方，完成数据的组装，调试和发送，也可作为2FSK接收方，完成数据的同步和解调。只需要下载不同的程序到电路板上，便可以实现不同功能。1.2.2 DSP产品的主要特点l 速度快 为了适应数字信号处理的需要，目前的数字信号处理器（DSP）都设置了硬件乘法累加器，大都能在单个
14、指个周期内完成乘累加运算。目前DSP的运算速率已达每秒千万次乃至数十亿次定点运算或浮点运算。 为了满足快速傅里叶变换。卷积等数字信号处理的特殊要求，目前的DSP大多在指令系统中设置了“循环寻址”、“位倒序”指令和其他特殊指令，以致寻址、排序和计算速度大大提高。 高速数据传输能力是DSP作高速实时处理的关键之一。新型的DSP大多设置了单独的DMA总线及其控制器，在不影响或基本不影响DSP处理速度的情况下，作并行数据传送，传送速率可达数百字节，主要受片外存贮器速度的限制。l 在结构上提高并行性 随着应用的日益广泛，DSP已成为许多高级设计不可缺少的组成部分，因此DSP厂商的投资主要集中于DSP体系
15、结构、智能化程度更高的编译程序、更好的查铝工具和更多的支持软件。 最明显的结构改进在于提高“并行性”，即在同一个指令周期内，DSP能完成多项操作。新型DSP的发展方向，是在提高单片DSP性能的同时，在结构设计上十分注重为多处理器的应用提供方便。l 设置仿真模块或仿真调试接口 DSP系统设计和软件开发往往需要相当规模的仿真调试系统，包括在线仿真器、电缆、逻辑分析仪以及其它测试设备。在多处理器系统中，这个问题尤为突出。为了方便用户的设计和调试，许多DSP片上均设置了仿真模块和仿真调试接口。l 低功耗 DSP处理速度越来越高，功能越来越强，但随之而付出的代价是功耗越来越大。因此低工作电压和低功耗已成
16、为DSP性能表征的重要技术指标之一。l 高集成度 随着专用集成电路的广泛应用，迫切要求将DSP的功能集成到专用集成电路（ASIC）中。为了顺应这种发展，并更进一步开拓DSP市场，各DSP生产厂家相继提出了DSP核的概念，并推出相应产品。一般情况下，DSP核是通用DSP器件中的CPU部分，再配以按照客户需要所选择的存贮器和外设，组成用户的ASIC。DSP核概念的提出与技术的发展，使用户能通过DSP厂家的专业技术，实现自己的设计，从而提高ASIC的水准，大大缩短产品的上市时间。l 不断完善开发环境和支持软件随着专用集成电路（ASIC）技术的发展和DSP应用范围的迅速扩大，一些EDA公司也将 DSP
17、的硬件和软件开发纳入 EDAI作站的工作范畴，陆续推出了一些大型软件包，为用户自行设计所需的DSP芯片和软件提供更好的环境。1.3 论文意义l 分析2FSK各种调制，解调方法，并用MATLAB和C语言在计算机上进行仿真，分析其性能，并探讨在DSP上实现的可行性。寻找适合DSP实现2FSK的调制解调算法。l 根据选定的算法，编制两个DSP程序，一个完成调制，另一个完成解调。 发送方和接收方软件均通过了DSP现场运行测试。说明硬件和软机测试都是正确的。发送试验所用的数据源是在DSP的RAM里存好的数据，接收试验所用的数据源是在计算机硬盘上存储的磁盘文件。实验表明所选的发送算法是可行的，在成功的实现
18、了2FSK的调制发送。接收算法也是成功的，在事先不知道从何处开始的情况下把数据文件的数据解调出来。接收程序可以很好的完成2FSK信号的解调工作，达到要求。完成本设计的预定任务。本论文的意义在于采用了当前通信领域中先进的数字技术来实现2FSK数字化调制和解调，它基于DSP来实现完成各种功能，是一种“软件”实现方法。具有较大的灵活性：l 多功能。它可以在一个硬件平台上，改变软件中的某个参数或是进行软件升级便能够完成不同的功能。本文的2FSK发送和接收试验均是在同一个硬件电路板上进行的。l 具有可开发性。在同一个系统中，对软件进行修改便可以实现不同方式的发送与接收。l 可靠性高。因为数字系统只有两个
19、电平“0”，“1”，受周围环境温度以及噪声的影响小，而模拟系统中的个元件器件都有一定的温度系数，且电平连续变化，易受影响。l 易于实现模块化，因为数字部件都有高度的规范性。当今通信技术的发展正由模拟方式持续，广泛地向数字方式转换。随着数字化潮流的不断扩展，DSP也应运而生，并不断地反展，成熟。数字信号处理器是经过优化后用于处理信号的微处理器。DSP的有效体系结构使它可以达到实时的要求。第2章 FSK概述和原理 2.1 2FSK调制方式概述2FSK是数字调制技术的一种。数字调制是数字信号转换为与信道特性相匹配的波形过程。调制过程就是输入数据控制（键控）载波的幅度，频率和相位。对传统的模拟频率调制
20、（FM）稍加变化，即在调制器输入端加一个数字控制信号，便得到由两个不同频率的正弦波构成的调制波，解调该信号很简单，只需让它通过两个滤波器后就可将合成波变回逻辑电平信号。通常，这种调制方式称为频移键控（FSK）。2.2 2FSK原理2.2.1概念传“0”信号时，发送频率为f1的载波; 传“1”信号时，发送频率为f2的载波。 可见，FSK是用不同频率的载波来传递数字消息的。 图2-2-1 2FSK信号的产生原理图 （a）模拟调频法 （b）键控法调频法和监控法输出的调制波形图 图2-2-2 调频法和键控法输出的2FSK调制波图(a) 调频法2FSK输出 (b)键控法2FSK的输出2FSK信号的时间表
21、达式为 下式2-2-1所示(2-2-1)由表达式2-2-1可见，2FSK信号由两个2ASK信号相加构成。 注意：2FSK有两种形式: （1）相位连续的2FSK； （2）相位不连续的2FSK。 在本节，我们只讨论相位不连续的频移键控信号，这样更具有普遍性。 2.2.2 2FSK信号的功率谱密度 这里我们仅介绍一种常用的近似方法，即把二进制频移键控信号看成是两个幅移键控信号相叠加的方法。即 (2-2-2)如果s1(t)的功率谱密度为Ps1(f)；s2(t)的功率谱密度为Ps2(f)，利用平稳随机过程经过乘法器的结论,上式可以整理为如下形式， (2-2-3)核心问题：Ps1(f)=? 与2ASK信号
22、表达式中的s(t)相同， (2-2-5)根据公式（2-2-4），2FSK信号的功率谱密度如图2-2-3所示。 图2-2-3 2FSK功率谱密度 总结：2FSK功率谱密度的特点如下， 1)、2FSK信号的功率谱由连续谱和离散谱两部分构成,离散谱出现在f1和f2位置； 2)、功率谱密度中的连续谱部分一般出现双峰。若两个载频之差|f1 -f2|fs，则出现单峰。 3）、所需传输带宽BFSK=|f1 -f2|+2 fs 。 4、2FSK信号的解调 2FSK信号的接收方法很多,如 u 鉴频器法 u 相干法 u 非相干法 u 过零检测法等。 图2-2-4 2FSK键控信号的调制原理方框图(a)非相干解调法
23、 (b)相干解调法第三章 2FSK 的DSP实现3.1 调制部分调制就是把数字信号变成适合于信道传输的正弦波。在此利用查表法2来产生正弦波。因为TMS320C5402中包含一个N=256点的Q15正弦表。相位i在0,2上均匀分布：i=2i/N i0,N-1。假设sin_addr为正弦表首地址，则sin(i)的地址是sin)addr+i。调制信号可表示为：x(t)=Asin(2Ft)=Asin（t）,F=F0,F1。设Te为抽样间隔，则当t=nTe时（nTe）=n=2FnTe=n-1+2FTen=(n-1+F)MOD2F=2FTe （由仙农定理知：1/Te2F）n的取模可利用二进制补码的循环性实
24、现。在程序中，n以16位有符号整数In表示：In=2 15n/-2 15。例如，当n=0时，In=-2 15；当n=时，In=0；当n=2时，In=2 15，超出了表示范围，变成-2 15,这样便起到了取模的作用。由In确定i方法为：i=In/（2 16/N）+N/2，其中2 16/N为正弦表相邻两点的相位差值，相应的I=2 15F/2 16FT。假设绝对幅度误差为dx，则AsinF2dxAsin(2/N)2dxA2/NA/dx这就是对正弦表大小的要求。反过来，如果给定N，则对信号幅度提出了限定。对于v.23，比特率为1200bps，而采样率一般为8000Hz，每个比特的采样点数为8000/1
25、200=20/3，不为整数。为了处理方便，调制时可以提高采样率使其为24kbps，则每个比特采样点数为20。但注意，发送到线路上的信号采样率仍为8000Hz，可用程序的简单循环控制实现。按照这种处理办法，当发送比特1时，I=2 16F1Te=2 1613001/(80003)=3550；当发送比特0时，I=2 16F0Te=2 1621001/(80003)=5734。3.2 解调部分在图1中，k一定要小于每个比特的采样数，此例k6。假设接收到的样值s(n)和s(n-k)属于同一个比特，则：v(n)=s(n)s(n-k)=A2sin(2FnTe)sin(2F(n-k)Te)=A2/2cos(2
26、FkTe-cos(4FnTe-2FkTe)通过低通滤波器后，r(n)=A 2/2cos(2FkTe)F=F0,F1由此可见，r(n)为常数，A 2/2cos(2FkTe)或A 2/2cos（2F1kTe），仅依赖于发送比特是0还是1。k的选择应使d(k)=|cos(2F0kTe)-cos(2F1kTe）|最大。在此方案中，k=4。由于v.23的比特率为1200bps，因此低通滤波器fcutoff=1200Hz。3.3 DSP设计TMS320C5402是一款高性价比的数字信号处理器34。片上有可编程等待状态发生器和块切换寄存器、两个多通道增强型缓冲串口（McBsp）、一个增强型的8位并行主机接口
27、（HPI8）、两个16位定时器、一个六通道DMA控制器。TMS320C5402还有4K16bit片上ROM和4K16bit片上RAM，最大可寻址1M16bit的存储空间。片上ROM的保留区域对用户来说是不可用的，原因是用户无法写入数据。片上ROM包括为Bootloader保留的区域及A律表、律表、sin表和中断向量表。TMS320C5402有内部振荡器构成的内部时钟源和锁相环时钟发生器构成的外部时钟源。系统初始化工作频率为100MHz，对片上存储器访问无需等待状态，访问外部I/O空间设为两个等待状态。在本系统中，采用McBsp0、DMA0、DMA4。DMA0的同步事件为McBsp0的接收事件R
28、EVT0；源地址指向DRR，并固定不变；目的地址指向DMA接收缓冲区，每次自增1；采用ABU模式实现双缓冲，DMA0接收缓冲区半满或全满时发生中断；中断服务子程序对其中刚引起中断的那一半数据进行解调，而此时接收的数据顺序放到另一半。为了节省存储空间，串口不对接收数据进行扩张，而在程序中进行软件扩张。DMA4的同步事件为McBsp0的发送事件XEVT0；源地址指向DMA发送缓冲区，每次自增1；目的地址指向DXR，并固定不变；采用ABU模式实现双缓冲；DMA发送缓冲区半满或全满时发生中断，中断服务子程序发送刚引起中断的那一半数据，而此时正在调制的数据顺序放到另一半。因为线路上一般传送的是A律数据，
29、因此发送时要在串口中进行硬件压缩。经仿真发现，采用C语言编程，TMS320C5402至少到以实现16路全双工来电显示，因此McBsp0应设置为：接收数据格式为每帧8字，每字16位（表示16路A律数据）；发送数据格式为每帧16字，每字16位。为了减少串口错误指定由RSYNCERR和XSYNCERR产生RINT和XINT。另外还需注意，为了实现字同步，异步传输时首先对发送数据的每个字节加上起始位0和停止位1，解调手应去掉相应的起始位和停止位。在发送过程中，如果没有待发数据，可以发送停止位（即频率为F1的载波）或静音（样值为0）。利用TMS320C5402实现符合v.23建议的16路全双工来电显示，
30、其原理简单，易实现，但是抗干扰性较差。由于DTMF的某些频率与v.23码的载波频率非常接近，如果混有DTMF码，也可解出少量的DTMF码。为了排除此类错误，需要加上增益控制、带通滤波等，这使得设计变得复杂。实践中，此类错误较少，除非特别要求，否则不必理会。为了进一步提高精度，可以用长整数表示相位，还可采用重采样技术及局部FFT等技术5或者改进解调方法可实现高精度检测。3.4 软件实现3.4.1调制程序compiler tms320c54x assemblerversion (pc)include files: mmregsfunctional descripition: 2fsk modem2
31、400 sym/sfc=14400 sample/s51 order fir filteractivationactivation example:call modem_pskcall ini_modemExternal data:.ref CRAM2temporary data:dp=4cram0cram1cram2cram3cram4cram5cram6cram7-data structureSD_FILA .set 400H BUF_!=80hSD_FILB .set 500H BUF_180hSD_1800 .set 600H BUF_1 =10hSD_NULL .set 700h B
32、UF_1=51SD_2PP .set SD_NULL+1*51 ;buf_1=51SD_2PN .set SD_NULL+2*51 ;buf_1=51SD_FILB .set SD_NULL+3*51 ;buf_1=51SD_FILB .set SD_NULL+4*51 ;buf_1=51SD_FILB .set 7000h sd_dab1=200hRam define as SD_FILA and SD_FILB input pointSD_FBOP as SD_FILA and SD_FILB output pointSD_DAIP as SD_DAB0 and SD_FILB input
33、 pointSD_DAOP as SD_DAB0 output point-input data ; cram2data format; 2bit dataout data: SD_DAB0data format; 16bit data buffermodem_pskCALL get_data ;get modem dataCALL wave_filter ;for filterCALL fc_modem ;for 1800hz modemRETIni_modemGet_dataLD CRA,2,AAND #11,A ;READ 2_BIT DATASFTL A,2ADD #wave_rd_t
34、ab, AREADA CRAM1 ;for wave read pointerRETWave_filterLD SD_FBIP,AADD #100H,ASTLM A,AR1LD CRAM0 ,ASTLM A,AR3LD CRAM0,ASTLM A,AR4STM #51_1,BRCLD *AR3+,AADD *AR2,AATL A,AR2+%Wave_add_m00LD SD_FBIP,ASUB #SD_FILA,AADD #,AAND #80H_1,AADD #SD_FILA,ASTL A,SD_FBIPRETFc_modemLE #DODP,DPLD SD_DAOP,ASUB SD_DAIP
35、,ANOPNOPXC 2,ALEQADD #SD_FILB,ANOPSUB 90H,ABC sd_mod_m00,AGEQSd_mid_m00,AGEQSd_mod_m02LD SD_FBOP,ASTLM A,AR2ADD #100H,ASTLM A,AR3LD SD_DAIP,AADD #SD_DAB0,ASTLM A,AR1ST #3000H,CRAM1STM #SD_1800,AR4STM #SD_1800+2,AR=5STM #8-1,BRCRPTBD sd_mod_m01_1STM #80H,BKMPY AR2,AR4+MACY AR3,AR5+,ASTH CRAN0,ALD CRA
36、M1,AMPY CRAM0,ASTF A,*AR1+1Sd_mod_m01MVKD AR2,SD_FBOPLD SK_DAIP,AADD #8,AAND #SD_DABL_1,ASTL A,SD_DAIPSd_mod_m00RETIni_modemSSBX FRCTSTM #SD_NUL,AR1RPTZ A,#51_1STL A,*AR1+STM #SD_NUL,AR1RPTZ A,#51_1STL A,*AR1+STM #SD_2PP,AR1STM #SD_2PN,AR2RPT #51_1MVPD #ep_mod_m00NOPSTM #51_1,BRCSTM #SD_2PP,AR1STM #
37、SD_2PN,AR2RPTB ep-wave,*ar2LD *AR2+NEG ASTL A,*AR2+ep_mod_m00ST #5A82H, CRAM0LE CRAM0,TSTN #50,BRCSTM #SD_2PP,AR1STM #SD_4PP,AR2STM #SD_4PN,AR3RPTB ep-wave,*ar2MPY *AR1+,ASTH A,*AR2+NEG ASTH A, *AR3+ep_mod_m00STM #SD_1800,AR1REP #10H_1Mvkd #ef180,*ar1+Call modem_psk-external data.ref rv_adb0-tempora
38、ry data:dp=4 cram0cram1cram2cram3cram4cram5cram6cram7-data structureRV_FILA .set 1000h buf_1=51RV_FILB .set 1100h buf_1=51RV_FILA .set 1200h buf_1=51RV_FILA .set 1300h buf_1=51RV_FILA .set 1400h buf_1=51RV_FILA .set 6000h buf_1=51-ram degine:RV_FBIP as RV_BUFA and RV_BUFA input pointRV_FBOP as RV_BUFA and RV_BUFA output pointRV_ADIP as RV_DABO input pointRV_ADOP as RV_DABO output pointDOP_PSI AS sin_512_tab read point-in dataRV_ADBO buffer for A/DData format: 16bit data buffer-out dataRVBUFA as real dataBUFB as im dataSTM #51_1,BRCSTM #SD_2PP
