《毕业设计（论文）数字频率计设计.doc》由会员分享，可在线阅读，更多相关《毕业设计（论文）数字频率计设计.doc（32页珍藏版）》请在三一办公上搜索。
1、摘 要随着科学技术的不断发展，数字技术也不断发展壮大，随之而来的是数字产品的发展逐渐垄断整个电子产品市场，特别是小巧的集成电路的出现，使产品开始数字集成化。这样的产品小巧、方便，更能让人们接受。电力系统的不断扩展，更加速了电子产品的发展，特别是检测电力的产品数字频率计的问世，标志着科技已跃上了一个新的台阶。毕竟人类是从模拟时代过渡到数字化时代，由此必然会从模拟向数字的转变。A/D转换器是承载模拟技术向数字技术转变的主要器件。A/D转换器的应用从而肯定了数字产品成为科技市场的主要产品的趋势。而数字频率计正是这样一种将模拟信号转化为数字信号的A/D转换器。它的功能齐全，技术先进，从而引起了人们的关
2、注，尤其是大规模和超大规模集成电路的实现更使它走到广大人民和电子爱好者的身边。它让人类懂得：数字时代的发展将改变人类的生活，更将加速科学技术的发展。关键词 数字集成化；A/D转换器；数字频率计AbstractWith the continuous development of science and technology, digital technology has been developed. followed by a number of electronic products throughout the product development gradual monopolizat
3、ion of the market, The emergence of integrated circuits, especially compact, integrated digital products. This product compact, convenient and allow people to accept. The continuous expansion of the power system, to accelerate the development of electronic products. Detection of electrical products
4、- particularly the advent of digital frequency meter, the technology has scored marked a new stage. After all mankind is the transition from analog to digital era, the era, which will change from analog to digital. ADC is bearing the main change from analog to digital technology devices. ADC so sure
5、 of the number of domestic products have become the main trend of the market. And the number of dollars is such a frequency analog signals into digital signals to analog. Its functions, advanced technology, which would cause concern among the people. particularly large-scale and ultra-large-scale in
6、tegrated circuits, the majority of the people come to realize it more and electronic enthusiasts around. It enables the digital era : the development of human life will change mankind, but also would accelerate the development of science and technology.Key words Integrated Digital A/D Converter Digi
7、tal Cymometer 目 录摘要IAbstractII第1章 绪论11.1 课题背景11.2 设计要求11.3设计思路21.4本章小节2第2章 方案选择及单元电路的设计32.1 方案选择及方框图32.1.1 方案选择32.1.2 方框图32.2 部分单元电路的原理图42.2.1 放大整形电路42.2.2 时基电路52.2.3 逻辑控制电路52.2.4 计数、锁存、译码、显示电路62.3 本章小结7第3章 整机电路及其工作原理83.1 整机电路原理图83.2 整机工作原理83.3 本章小结8第4章 元件的选择及设计计算94.1 元件的选择94.1.1 555定时器94.1.2 74LS90
8、计数器134.1.3 74LS273八D型触发器154.1.4 数码译码显示器164.1.5 74LS00与非门194.1.6 74LS123双可再触发单稳多谐振荡器204.2 本章小结 21第5章 安装与调试225.1 电路的安装225.2 电路的调试225.2.1 使用的主要仪器225.2.2 上电调试前的注意事项225.2.3 上电调试电路225.3 本章小结23结论24致谢25参考文献26附录127附录228第1章 绪论1.1 课题背景在电子系统非常广泛的应用领域内，到处可见处理离散信息的数字电路。供消费者使用的微波炉和电视、先进的工业控制系统、空间通讯系统、交通控制雷达系统、医院急救
9、系统等在设计过程中无一不用到数字技术。数字电路制造工业的进步，使得系统设计人员能在更小的空间内实现更多的功能，从而提高系统的可靠性和速度。 数字集成电路具有结构简单（如其中的晶体管工作在饱和与截止两种状态，一般不设偏置电流）和同类型电路单元多（如一个计数系统需要很多同类型的触发器和门电路）的特点，因而容易是高集成度和归一化。由于数字集成电路与电子计算机的发展紧密相关，因而发展很快，目前已是集成电路中产量最高、集成度最大的一种器件。 集成电路的类型很多，从大的方面可分为模拟和数字集成电路两大类。虽然它们都可模拟具体的物理过程，但其工作方式有着很大的不同。甚至可能完全不同。电路中的工作信号通常是用
10、电脉冲表示的数字信号。这种工作方式的信号，可以表达两种截然不同的现象。如有脉冲表示“1”，无脉冲表示“0”；以“1”表示“真”，则“0”便表示“假”，等等。反之亦然。这就是“数字信号”的含义。所以，“数字量”不是连续变化的量，其大小往往并不改变，但在时间分布上却有着严格的要求，这是数字电路的一个特点。 数字式频率计基于时间或频率的A/D转换原理，并依赖于数字电路技术发展起来的一种新型的数字测量仪器。由于数字电路的飞速发展，所以，数字频率计的发展也很快。通常能完成对频率和时间两种以上测量功能的数字化测量仪器，被称为数字式频率计(通用计数器或数字式计数器)。 在电子测量技术中，频率是一个最基本的参
11、量，对石英晶体振荡器、各种信号发生器、倍频和分频电路的输出信号的频率测量，广泛存在于广播、电视、电讯、微电子技术等现代科学领域。1.2 设计要求数字频率计作为一个被经常用到的实用工具它的主要技术指标是：1. 频率准确度为:10%Hz；2频率测量范围为:1Hz9999Hz；3显示位数为:四位LED数码管显示；4频率测量幅度:0.5V-5V；5测量时间大约为:1.25s。1.3 设计思路 简易数字频率计是用来测试简单信号的频率，可用在很多场合，因为目前市场上的频率计价格不菲，因此设计一种简单、易操作、便宜的频率计就有其特殊的意义。 本频率计是通过3DG100和74LS00与非门对被测信号进行放大整
12、形，并通过74LS90进行计数，最终通过数码管显示出频率大小的一款自行制作的频率计，低廉的价格就是其最大的优势。而且电路制作简单，易于调试，可应用于工业、学校教学及电子爱好者的电子设计等领域。1.4 本章小结本章分析了课题的要求和目的，通过查找资料后针对构成整个电路的各部分电路提出了自己的设计方案，并决定实现方案；通过选用分立元件来实现设计要求，锻炼了自己的动手能力，使自己能对所做的毕业设计有更多的了解。第2章 方案选择及单元电路的设计2.1 方案选择及方框图2.1.1 方案选择 数字频率计的主要技术指标1.频率准确度:一般用相对误差来表示，本设计的频率准确度为:10%Hz2-1即:2.频率测
13、量范围:在输入电压符合规定要求值时，能够正常进行测量的频率区间称为频率测量范围。频率测量范围主要由放大整形电路的频率响应决定。本设计的频率测量范围为:1Hz9999Hz。3.数字显示位数:频率计的数字显示位数决定了频率计的分辨率。位数越多，分辨率越高。本设计的显示位数为:四位LED数码管显示。4.测量时间:频率计完成一次测量所需要的时间，包括准备、计数、锁存和复位时间。本设计的一次测量时间大约为:1.25S。2.1.2 方框图被测信号经放大整形电路变成计数器所要求的脉冲信号I，其频率与被测信号的频率相同。时基电路提供标准时间基准信号II，其高电平持续时间t1=1 秒，当l秒信号来到时，闸门开通
14、，被测脉冲信号通过闸门，计数器开始计数，直到l秒信号结束时闸门关闭，停止计数。若在闸门时间1s内计数器计得的脉冲个数为N，则被测信号频率f=NHz,如图2-1所示，即为数字频率计的组成框图。 逻辑控制电路的作用有两个：一是产生锁存脉冲IV，使显示器上的数字稳定；二是产生清“0”脉冲V，使计数器每次测量从零开始计数。各信号之间的时序关系如图2-2所示。图2-1 数字频率计的组成框图 图2-2 数字频率计的波形图2.2 部分单元电路的原理图2.2.1 放大整形电路 放大整形电路由晶体管3DG100 与74LS00 等组成。其中3DGl00 组成放大器将输入频率为VX的周期信号如正弦波、三角波等进行
15、放大。与非门74LS00 构成施密特触发器，它对放大器的输出信号进行整形，使之成为矩形脉冲，如图2-3所示。图2-3 放大整形电路图2.2.2 时基电路图2-4 时基电路原理图 如图2-4所示 时基电路的作用是产生一个标准时间信号（高电平持续时间为1s），由定时器555 构成的多谐振荡器产生(当标准时间的精度要求较高时,应通过晶体振荡器分频获得)。若振荡器的频率f0=1/(t1+t2)=0.8Hz，则振荡器的输出波形如图2-2中的波形II所示，其中t1=1s，t2=0.25s。 由公式t1=0.7(R1+R2)C和t2=0.7 R2C，可计算出电阻R1、R2及电容C的值。若取电容C=10uF,
16、则： R2=t2/0.7C=35.7k； 取标称值36k；R1=(t1/0.7C)-R2=107k；取R1=47k 、 RP=100k；2.2.3 逻辑控制电路图2-2所示波形，在时基信号II结束时产生的负跳变用来产生锁存信号IV，锁存信号IV结束时产生的负跳变又用来产生清“0”信号V。脉冲信号IV和V可由两个单稳态触发器74LS123 产生，它们的脉冲宽度由电路的时间常数决定。 设锁存信号IV和清“0”信号V的脉冲宽度tw 相同，如果要求tw=0.02s，得 tw=0.45RextCext=0.02s；如图2-5所示。 图2-5 逻辑控制电路原理图若取Rext=10k，则：Cext=tw/0
17、.45Rext=4.4F ；取标称值4.7F。 当=1B=2B=1，触发脉冲1A 端输入时，在触发脉冲的负跳变作用下，输出端1Q可获得一正脉冲；手动复位开关S 按下时，计数器清“0”， 同时利用正脉冲的负跳变 端可获得一负脉冲，其波形关系正好满足图2-2 所示的波形IV和V的要求。2.2.4 计数、锁存、译码、显示电路计数器74LS90的作用是对放大整形电路输出的频率信号进行计数，并将输出的数值输入到锁存器。 锁存器的作用是将计数器在1s 结束时所计得的数进行锁存，使显示器上能稳定地显示此时计数器的值。当1s计数时间结束时，逻辑控制电路发出锁存信号IV，将此时计数器的值送译码显示器。 选用两个
18、8 位锁存器74LS273 可以完成上述功能。当时钟脉冲CP 的正跳变来到时，锁存器的输出等于输入，即Q=D 。从而将计数器的输出值送到锁存器图2-6 计数、锁存、译码、显示电路原理图的输出端。正脉冲结束后，无论D为何值，输出端Q的状态仍保持原来的状态Qn不变。所以在计数期间内，计数器的输出不会送到译码显示器。 译码/驱动器74LS48的作用是将输入的高低电平信号转化为数码管需要的高低电平信号，并控制数码灯的亮灭。具体连接方式见图4-6。2.3 本章小结本章主要介绍本次设计的技术指标,并对如何实现这些指标进行了简要的阐述。同时对设计的各个部分电路的功能、原理也做了一些说明。第3章 整机电路及其
19、工作原理3.1整机电路原理图见附录I3.2 整机工作原理所谓频率，就是周期性信号在单位时间(1s)内变化的次数。若在一定时间间隔T内测得这个周期性信号的重复变化次数为N，则其频率可用公式3-1表示：f = N/T 3-1如图2.1被测三角波、正弦波或者方波信号经由3DG100与74LS00与非门组成的放大整形电路变成计数器所要求的矩形脉冲信号I，其频率与被测信号的频率相同。时基电路提供标准时间基准信号II，其高电平持续时间t1=1 秒。当l秒信号来到时，闸门开通，被测脉冲信号通过闸门，计数器开始计数，直到l秒信号结束时闸门关闭，停止计数，并将所计的数送往74LS273锁存器。与此同时，由74L
20、S123组成的逻辑控制电路利用时基信号II结束时产生的负跳变来产生锁存信号IV，用它来控制锁存器将计数器所计数值锁存，并将该数值送往译码显示电路，使显示器上的数字能稳定地显示。之后逻辑控制电路再利用锁存信号IV的负跳变来产生清“0”脉冲V，使计数器每次测量都能从零开始计数。 因此，若在闸门时间1s内计数器计得的脉冲个数为N，则被测信号频率为f=NHz。3.3 本章小结本章对整机电路做了大体的分析和介绍，并详细的说明了其具体的工作流程。第四章 元件的选择及设计计算4.1 元件的选择本毕业设计中所用到的集成芯片都是双列直插式的。识别方法是：正对集成电路型号（如74LS00）或看标记（左边的缺口或小
21、圆点标记），从左下角开始按逆时针方向以1，2，3，依次排列到最后一脚（在左上角）。在标准型TTL 集成电路中，电源端VCC一般排在左上端，接地端GND一般排在右下端。如74LS00为14脚芯片，14脚为VCC，7脚为GND。若集成芯片引脚上的功能标号为NC，则表示该引脚为空脚，与内部电路不连接。4.1.1 555定时器集成时基电路又称为集成定时器或555电路，是一种数字、模拟混合型的中规模集成电路，应用十分广泛。它是一种产生时间延迟和多种脉冲信号的电路，由于内部电压标准使用了三个5K 电阻，故取名555电路。其电路类型有双极型和CMOS 型两大类，二者的结构与工作原理类似。几乎所有的双极型产品
22、型号最后的三位数码都是555 或556；所有的CMOS 产品型号最后四位数码都是7555或7556，二者的逻辑功能和引脚排列完全相同，易于互换。 555和7555是单定时器。556和7556是双定时器。双极型的电源电压VCC+5V+15V，输出的最大电流可达200mA，CMOS 型的电源电压为+3+18V。1.555定时器的电路组成图4-1给出的是555集成定时器的电路结构图，它由五个部分组成：(1)基本RS触发器 由两个与非门组成，D是专门设置的可从外部进行置0的复位端，当D =0时，使Q=0、 =1。(2)比较器 A1、A2是两个电压比较器。比较器有两个输入端，分别标有+号和-号，如果用U
23、+ 和U 表示相应输入端上所加的电压，则当U U时其输出为高电平，当U U时输出为低电平，两个输入端基本上不向外电路索取电流，即输入电阻趋近于无穷大。(3) 分压器 三个阻值均为5k的电阻串联起来构成分压器（555也因此得名），为比较器A1、A2提供参考电压，A1的正端U+ =2/3Vcc、A2的负端U_1/3Vcc。如果在电压控制端CO另加控制电压，则可改变A1、A2的参考电压。工作中不使用CO，一般都通过一个0.01uF电容接地，以防外来干扰。图4-1 555 定时器内部框图及引脚排列(4) 晶体管开关和输出缓冲器晶体管T构成开关，其状态受端控制，当为0时截止、为1时导通，输出缓冲器就是接
24、在输出端的反相器，其作用是提高定时器的带负载能力和隔离负载对定时器的影响。 综上所述可知，555定时器不仅提供了一个复位电平为2/3Vcc、置位电平为1/3Vcc,且可通过端直接从外部进行置0的基本RS触发器，而且还给出了一个状态受该触发器端控制的晶体管开关。因此使用起来极为灵活。2.555电路的工作原理555电路的内部电路方框图如图41 所示。它含有两个电压比较器，一个基本RS触发器，一个放电开关管T。比较器的参考电压由三只5K的电阻器构成的分压器提供。它们分别使高电平比较器A1的同相输入端和低电平比较器A2的反相输入端的参考电平为2/3Vcc和1/3Vcc。A1与A2的输出端控制RS触发器
25、状态和放电管开关状态。当输入信号自6脚，即高电平触发端输入并超过参考电平2/3Vcc时，触发器复位，555的输出端3脚输出低电平，同时放电开关管导通；当输入信号自2脚输入并低于1/3Vcc时，触发器置位，555的3脚输出高电平，同时放电开关管截止。 RD是复位端（4脚），当RD0，555输出低电平。平时RD端开路或接Vcc。 VC是控制电压端（5脚），平时输出2/3Vcc作为比较器A1的参考电平，当5脚外接一个输入电压，即改变了比较器的参考电平，从而实现对输出的另一种控制，在不接外加电压时，通常接一个0.01uF的电容器到地，起滤波作用，以消除外来的干扰，确保参考电平的稳定。 T为放电管，当T
26、导通时，将给接在7脚上的电容器提供低阻放电通路。 555定时器主要是与电阻、电容构成充放电电路，并由两个比较器来检测电容器上的电压，以确定输出电平的高低和放电开关管的通断。这就很方便地构成从微秒到数十分钟的延时电路，可方便地构成单稳态触发器，多谐振荡器，施密特触发器等脉冲产生或波形变换电路。3.555定时器构成的多谐振荡器如图4-2(a)，由555定时器和外接元件R1、R2、C构成多谐振荡器（若取C=10uF,则R1=R+RP=107k 取R=47k,RP=100k.R2=36k），脚2()与脚6(TH) 直接相连。电路没有稳态，仅存在两个暂稳态，电路亦不需要外加触发信号，利用电源通过R1、R
27、2向C充电，以及C通过R2向放电端Ct放电，使电路产生振荡。电容C在1/3Vcc和2/3Vcc之间充电和放电，其波形如图4-2(b)所示。其工作原理如下：（1）起始状态 接通电源前电容C上无电荷，所以接通电源瞬间，C来不及充电，故uC=0比较器C1输出为1、C2输出为0，基本RS触发器Q=1、=0，uO=UOH、TD截止。（2）暂稳态 Q=1、=0、uO=UOH、TD截止，是电路一种暂稳状态，因为在这种状态下，有一个电容C充电、uc缓慢升高的渐变过程在进行着，充电回路是VccR1、R2C地，时间常数是1=（R1+R2）C。（3）自动翻转 当电容C充电，uC上升到2/3Vcc时，比较器C1输出跳
28、变为0，基本RS触发器立即翻转到“0“”状态，Q=1、=0、uo=UOL、TD饱和导通。（4）暂稳态 Q=1、=0、uo=UOL、TD饱和导通，是电路的另一种暂稳态，因为这种状态下，同样有一个电容C放电、uC缓慢下降的渐变过程在进行着，放电回路是CR2TDF，时间常数是2=R2C（忽略TD饱和导通电阻RCES）。（5）自动翻转 当电容C放电,uc下降到VCC/3时,比较器C2输出跳变为0,基本RS触发器立即翻转到起始状态,Q=1、=0、uo=UOH、TD截止，即暂稳态。 在暂稳态，电容C又充电、uc再上升，不难理解，接通电源之后，电路就在两个暂稳态之间来回翻转振荡，于是在输出端就产生了矩形脉冲
29、。（a）555定时器构成的多谐振荡器 （b）多谐振荡器的工作波形图图4-2 多谐振荡器输出信号的时间参数是Ttw1tw2；tw10.7(R1R2)C；tw20.7R2C；555电路要求R1与R2均应大于或等于1K，但R1R2应小于或等于3.3M。外部元件的稳定性决定了多谐振荡器的稳定性，555定时器配以少量的元件即可获得较高精度的振荡频率和具有较强的功率输出能力。因此这种形式的多谐振荡器应用很广。4.1.2 74LS90计数器集成十进制异步计数器的型号有：74LS90、74196、74S196，74LS196、74290、74LS290等，它们都是按照8421BCD码进行加法计数的电路（如图4
30、-3），本设计采用的是74LS90计数器。图4-3 8421BCD码加法计数状态图74LS90是TTL系列的十进制计数器，其内部由四个主从触发器和一些附加门电路组成，以提供一个2分频计数器和一个三级的二进制计数器。其引脚排列如图4-4所示；逻辑功能示意图如图4-5所示。图4-4 74LS90的引出端排列图此芯片有门控置“0”输入端及还有门控置“9”输入端。为了使用其最大计数长度，须将Q0输出端连到B输入端。计数输入脉冲加到输入端A上，则输出为BCD计数（见表41）。若把Q3连接到输入端A上，输出则为二五混合进制（见表42）。这时输入脉冲加在B端，在Q0的输出上可以得到一个十分频的方波。74LS
31、90 复位/计数功能表（见表43）。图4-5 74LS90的逻辑功能示意图表4-1 BCD 计数时序 表4-2 二五混合进制由于本次毕业设计的技术指标为1Hz9999Hz，因此就要求四个计数器级联，图46是由74LS90 利用输出Q3控制高一位的CP 端构成的加计数级联图。表4-3 74LS90 复位计数功能表图4-6 异步计数器级联方案 4.1.3 74LS273八D型触发器 74LS273作为一种带清除端的触发器,在电路中的主要作用是将计数器在1s结束时所计的数进行锁存,使显示器上能稳定地显示此时计数器的值。由74LS273的功能表(表4-4)可知,当时钟脉冲CP的正跳变来到时,锁存器的输
32、出等于输入,即Q=D。从而将计数器的输出值送到锁存器的输出端,正脉冲结束后,无论D为何值,输出端Q的状态仍保持原来的状态Qn不变,所以在计数期间内,计数器的输出不会送到译码显示器.其引脚功能如图4-7所示。表4-4 74LS273功能表输入输出Q清除时钟DLXXLHHHHLLHLXQ0注:Q0=稳态输入条件建立之前Q的电平图4-7 74LS273引脚图4.1.4 数码译码显示器1七段数码管 一个LED数码管可用来显示一位09十进制数和一个小数点。小型数码管（0.5寸和0.36寸）每段发光二极管的正向压降，随显示光（通常为红、绿、黄、橙色）的颜色不同略有差别，通常约为22.5V，每个发光二极管的
33、点亮电流在510mA。LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要完成译码功能，还要有相当的驱动能力。LED数码管是目前最常用的数字显示器，按连接方式不同，七段显示数码管分为共阴极和共阳极两种。图4-8(a)、(b)为共阴管和共阳管的电路，(c)为两种不同出线形式的引出脚功能图。(d) 为7段LED显示器显示的字形。 (a) 共阴连接（“1”电平驱动） (b) 共阳连接（“0”电平驱动）(c) 符号及引脚功能(d) 7段LED显示器的字形图4-8 LED 数码管2、BCD 码七段译码驱动器此类译码器型号有74LS47（共阳），74LS48（共阴），CC4
34、511（共阴）等，本设计采用74LS48 BCD码七段译码/驱动器，并驱动共阴极LED数码管。图4-9为74LS48引脚排列图；图4-10为74LS48 内部功能原理图。图4-9 74LS48引脚排列图图4-10 74LS48的内部功能原理图其中：1、2、6、7 BCD 码输入端；a 、b 、c 、d 、e 、f 、g 译码输出端，输出“1”有效，用来驱动共阴极LED 数码管。 16脚为电源端，接5V电源。三个控制输入端、都是低电平有效。其中：是输入输出共用一个端口，只有输入4位数据为0时，并且=0时，该端口为输出状态，输出为低电平。功能见表4-5。表4-5 74LS48功能表三个控制输入端、
35、各自的功能如下： -灯测试输入端，用来检查数码管七段是否都能正常工作。当=0且=1时，不管其他输入状态如何，a-g均输出有效的逻辑“1”，数码管七段均应点亮。当=1时，译码器方可进行译码工作。 -灭零输入端，可用来熄灭无意义的“0”显示，如整数前的“0” 和小数点后的“0”。 -熄灭输入端/灭零输出端。当=0时，不管其他输入状态如何，数码管七段均熄灭。当=1时，译码器正常工作。当输入数据DCBA=0000时，灭“0”端=0时，为灭0状态，变为输出端，输出为低电平。 同时由于74LS48内部有升压电阻而无需外部电阻。4.1.5 74LS00与非门与非门的逻辑功能是：当输入端中有一个或一个以上是低
36、电平时，输出端为高电平；只有当输入端全部为高电平时，输出端才是低电平（即有“0”得“1”，全为“1”得“0” ）。其逻辑表达式为： Y因为我们需要的与非门比较多，所以选用74LS00，74LS00是四2输入与非门,即在一块集成块内含有四个互相独立的与非门，每个与非门有两个输入端。其引出端功能如图4-11所示。图4-11 74LS00引出端功能图4.1.6 74LS123 双可再触发单稳多谐振荡器 由74LS123的功能表（表4-6）可知，当=1B=2B=1时，触发脉冲从1A 端输入时，在触发脉冲的负跳变作用下，输出端1Q可获得一正脉冲，同时端利用1Q产生的正脉冲的负跳变可获得一负脉冲，其波形正
37、好满足图2-2所示波形IV和V的要求。 表4-6 74LS123的功能表输入输出清除ABQLXXLHXHXLHXXLLHHLHHLH具体连接方式为：将、1B、2B四个管脚都接+5V电压，置为1。然后分别在1CEXT与CEXT/1REXT之间和2CEXT和CEXT/2REXT之间外接一4.7uF电容,起定时作用；为改善脉冲宽度和重复性，可在1REXT/CEXT、2REXT/CEXT和VCC之间外接一个10k电阻；为得到可变脉冲宽度，可在1REXT/CEXT、2REXT/CEXT和VCC之间外接一个可变电阻。其引脚排列如图4-12所示。图4-12 74LS123引脚排列4.2 本章小节本章主要对本
38、设计所需要的一些单元器件的功能进行介绍,并分析其在设计中所起到的作用以及相关的设计计算。第5章 安装与调试5.1 电路的安装由于使用的是面包板，所以在安装电路时一定要注意器件与面包板的接触牢固，并要考虑电路安装的工艺，不能有跨线和弯曲线出现。5.1.1 注意事项1、接插集成块时，要认清定位标记，不得插反。2、电源电压使用范围为4.5V5.5V 之间，实验中要求使用Vcc5V。电源极性绝对不允许接错。3、输出端不允许并联使用，否则不仅会使电路逻辑功能混乱，并会导致器件损坏。4、级联芯片实现多位计数功能时芯片之间的连接关系。5.2 电路的调试5.2.1 使用的主要仪器使用的主要仪器有万用表、示波器
39、、信号源、电压源等。5.2.2 上电调试前的注意事项：在通电调试前，一定要认真检查电路是否有错接、漏接等。因此要用万用表欧姆档，测量芯片各引脚和各个元器件之间的连接是否正常，测量各个元器件之间的连接是否正常。用电压表把各个芯片所用的电压调整到规定的数值。检查各个芯片的接地是否连接牢固。检查无误，经指导老师同意后，方可通电调试。5.2.3 上电调试电路1、接通电源后，用双踪示波器（输入耦合方式置DC档）观察时基电路的输出波形，应如图2.2所示的波形II，其中t1=1s,t2=0.25s.否则重新调节时基电路中的R1和R2值，使其满足要求，然后改变示波器的扫描速率旋钮，观察74LS123的第13脚
40、和第12脚的波形，应有如图2.2所示的锁存脉冲IV和清零脉冲V的波形。2、将4片计数器74LS90的第2脚全部接低电平，锁存器74LS273的第11脚都接时钟脉冲，在个位计数器的第14脚加入计数脉冲，检查4位锁存、译码驱动电路有无输出信号、数码管是否正常工作。3、在放大电路输入端加入f=1kHz.Vp-p=1V的正弦信号，用示波器观察放大电路和整形电路的输出波形，应为与被测信号同频率的脉冲波，显示器上的读数应为1000Hz。5.3 本章小结本章主要是对电路的安装与调试做了简要的阐述，并着重说明了在安装与调试过程中的步骤和注意事项，确保设计的顺利完成及设计者实验时的安全。结 论历时近三个月的毕业
41、设计结束了，它是对我大学学习生活的一个总结，也是一个检验。通过它的检验，我明白了以前所学过的只是书本上的一些理论基础知识，缺乏实践方面的经验。在具体电路的设计中，理论和实践方面的联系有很多欠缺的地方，对片子的一些功能端也缺乏足够深入的了解。在面包板上布局方面也不是很合理，插线显得有些错乱，在总体电路中出现了很多的小错误以至于影响电路功能的实现。通过这次毕业设计，使我对所学过的数字电路又有了更深一步的认识。它使我掌握了设计一个数字电路的基本方法和基本步骤，增强了在实际设计中寻找问题，解决问题的能力。此次毕业设计的成功不仅帮助我们更好地掌握了书本知识，尤其重要的是增强了我的自信，培养了我独立思考的
42、能力。数字频率计关键的地方就是把计数器计数、锁存器锁存、以及译码器译码、显示器显示的原来弄通弄懂。在实际的电路搭接方面把片子的各管脚功能端了解清楚并确保搭接无误，电路功能就不难实现。在单元电路的计算方面，主要就是多频振荡器1秒脉冲频率的计算方法。电路设计的成功其中包含了老师和同学热心的帮助，使我在数字电路方面的实践水平如电路设计、元件的布局、以及制图方面的水平都得到了很大的提高，使我在实践中得到了自我锻炼的目的，但由于时间和能力上的不足，这个设计我只完成了最初构想的一部分,并只实现了一部分实验内容，因此整个电路设计中还有很多不足的地方需要改善，这样才能使电路的功能更加完善，希望不足之处恳请各位
43、老师批评指正。致 谢经过几个月的努力，我终于完成了本次毕业设计。本课题能顺利完成，首先要感谢我的指导老师郭宏老师的热情帮助和指导。郭老师在开题之初，就帮我对课题做了全面的分析，使我对本课题有了很好的认识。在设计过程中，郭老师又时刻关心课题进展，她对我的悉心教导让我对电路设计和对以往知识的运用有了比较好的认识，也让我对课题的设计有了充分的了解，使我在设计过程中少走了不少弯路。在设计过程中，我遇到了不少问题和困难，其间所取得的成绩不仅凝结着自己的汗水和心血，更离不开系里的各位老师和同学的鼓励与帮助。在此，我向他们表示衷心的感谢。另外感谢系里为我们的毕业设计提供了优越的实验环境以及充足的实验器材，在
44、这里对他们的支持表示深深的谢意。最后感谢学校为我们提供这次宝贵的实践机会，使我了解了设计工作的艰辛，这些对我以后的工作和学习都将产生深远的影响。参考文献1 潘明基于复杂可编程逻辑器件的数字频率计设计J电子世界,2001:112 杜玉远基于top-down方法的数字频率计的设计与实现J电子世界，2004:53 徐志军等CPLD/FPGA的开发与应用M北京电子工业出版社，2002: 2732834 阎石数字电子技术基础高等教育出版社，2000：6506525 沈嗣昌等数字设计引论高等教育出版社，2001：5205306 刘亦松等数字电路逻辑设计高等教育出版社，2003：7207307 高仁璟等数字
45、电子技术基础与设计大连理工大学出版社，2004: 1231318 曹汉房等数字技术教程电子工业出版社，2003：5605709 毛期俭数字电路与逻辑设计实验及应用人民邮电出版社，2005: 495610 程震先等数字电路实验与应用北京理工大学出版社，1993: 3238附 录 1简易数字频率计整机电路原理图附录2 组件清单列表序号名称代号规格型号数量1电阻R1、*RJX-0.25W-47K-22电阻R2RJX-0.25W-39K-23电阻RextRJX-0.25W-10K-24电阻RJX-0.25W-3.3K-15电阻RJX-0.25W-1K-16电阻RJX-0.25W-10-17电位器RPWHX-0.25W-100K-II18电位器RPWHX-0.25W-47K-II19电容CDJ-16V-100u-II110电容CDJ-16V-47u-II111电容CDJ-16V-10u-II112电容CDJ-16V-4.7u-II213电容CDJ-16V-0.01
