《毕业设计：基于单片机的打分器设计.doc》由会员分享，可在线阅读，更多相关《毕业设计：基于单片机的打分器设计.doc（31页珍藏版）》请在三一办公上搜索。
1、学号：20067042071信阳师范学院华锐学院本科毕业设计专 业 电子信息工程 年 级 2006级电子信息工程2班 姓 名 田建新 论文题目 基于单片机的打分器设计 指导教师 徐晋 职称 讲师 2010 年 05 月 11日目 录摘要1关键词1ABSTRACT1KEYWPRDS1引言2一、设计内容及性能指标2二、系统方案扩展3三、系统器件选择3（一）、单片机概述4（二）、单片机的选择4（三）、锁存器的选择13（四）、显示及报警模块器件选择16四、硬件设计电路16（一）、硬件总体连接图16（二）、时钟电路17（三）、复位电路部分18（四）、按键电路18（五）、报警电路19（六）、显示电路19（
2、七）、输入输出端子分配方案20五、 软件设计21（一）、 概述21（二）、 主程序模块21（三）、各模块流程设计22六、总结和体会25七、致谢26参考文献27基于单片机的打分器设计摘要：随着时代的进步和发展，单片机技术已经普及到我们生活、工作、科研、各个领域，已经成为一种比较成熟的技术, 本文主要介绍了一个基于89C52单片机的打分器系统，详细描述了利用单片机打分器进行比赛频分的过程，重点对打分器在单片机下的硬件连接，软件编程以及各模块系统流程进行了详尽分析，对各部分的电路也一一进行了介绍,该系统可以方便的实现实现选号和打分，并可根据需要任意设定各按钮的功能，它使用起来相当方便，具有精度高、及
3、时性、灵敏度高、体积小、功耗低等优点，适合于我们日常生活和工、农业生产中的选号，评分，也可以当作呼叫器嵌入其它系统中，作为其他主系统的辅助扩展。74HC573,AT89C52与7-seg数码管结合实现最简打分器系统，该系统结构简单，抗干扰能力强，适合于多组比赛同时进行情况下进行现场选号，打分，有广泛的应用前景。关键词：单片机；打分器；AT89C52；74HC573；Abstract: With the progress of the times and development, microcontroller technology so pervasive in our lives, work
4、, research in various fields has become a relatively mature technology, this paper describes a device based on 89C52 microcontroller scoring system, a detailed description of the use of rate the device to compete MCU frequency division process, focusing on the scoring in the microcontroller device u
5、nder the hardware connection, software programming and system processes each module a detailed analysis of the various parts of the circuits were introduced one by one, the system can facilitate the implementation and realization of random selection rate, and can arbitrarily set the buttons as neede
6、d functions, it is easier to use, with high accuracy and timely nature of the high sensitivity, small size, low power consumption, and suitable for Yu Us daily lives and industrial and agricultural production in the choice of numbers, ratings can also be embedded in other systems as a pager, as othe
7、r supporting expansion of the main system. 74HC573, AT89C52 with the 7-seg digital control device combination to achieve the simplest scoring system, the system is simple, strong anti-interference, suitable for multiple games simultaneously, live random selection, scoring, have broad application pro
8、spects .Keywords: microcontroller; scoring device; AT89C52; 74HC573;引言随着科技的不断发展，现代社会对各种信息参数的准确度和快速评比的要求都有了几何级的增长，而如何准确而又迅速的获得这些参数并及时公布这些数据就需要受制于现代信息基础的发展水平。无论军队还是电视节目中,都可能会举办各种各样的智力竞赛,都会用到打分器。目前市场上已有很多类型的竞打分器,但其中绝大多数是早期设计的,采用模拟电路、数字电路或者模数混合电路的产品。这打分器已相当成熟,但是随着功能增多,电路也越复杂,并且成本偏高,故障率高,显示方式简单或者没有,无法准确判
9、断抢按按钮的行为,也不便于参数调节及功能的升级换代。近年来随着科技的飞速发展,单片机、CPLD、ARM、PLC的应用正在不断地走向深入,同时带动传统的控制检测技术的不断更新。本设计就是利用单片机控制器作为核部件进行逻辑控制及信号的产生。单片机打分器系统是专门针对娱乐节目、民意测验、职称评定、人大、政协、政府、企事业单位各类议案表决、民主评议、人事选举、测评打分、现场互动，体育比赛裁判打分等需求而研制开发，系统采用单片机控制器，功能齐全，安全可靠，保密性强，操作简单，具有硬件设计高度可靠、按键投票保密性强、用户操作直观明了、产品功能多种多样等优点。同时打分器解决了以往现场手动记录所带来的弊端，使
10、评分人员的意愿更加真实，独立，快速反馈，即是对参赛人员职权的尊重，又是对民主和法制的尊重。电子打分器结果自动生成，节省了比赛记录评分时间和人力，提高了效率。与传统人工打分相比，,单片机的性能优势必定会使得竞赛真正达到公正、公平、公开。打分器系统在可靠性、快速性、易用性以及高性价比上更有优势，而且大幅度降低了赛程成本，适合普及推广。一、设计内容及性能指标本设计主要是介绍了单片机控制下的打分器系统，详细介绍了其硬件和软件设计，并对其各功能模块做了详细介绍，其主要功能和指标如下：本打分器系统同时为2组评委分别提供2组按钮进行选号及打分；设置一个复位按钮K1（复位）,实现系统电路的复位或分数清零；系统
11、带有计时功能，有按钮控制可以实现开始比赛，暂停比赛，继续比赛；电路具有计时报警，按键报警，误操作报警功能。二、系统方案扩展本打分器系统可以通过修改程序方便地调整设置时间和按钮新功能,在线监视系统的工作状态。显示部分采用控制器内部编码方式输出控制信号驱动外部数码显示器件,也可以外部连接编、译码器件实现,并且可以采用适当的输出信号驱动其它类型的显示器件。如果对外部电路稍加修改,或者在系统程序中加入分支,可以把二路打分器改为更多路的打分器。如果去限时功能,可以把打分器改为呼叫器,能够用在医院病房、宾馆客房、写字楼办公室、工厂生产车间等多种地方，而增加互锁程序又可以把打分器改为现场比赛用及时抢答器。如
12、图1 图1三、系统器件选择（一）、单片机概述单片机微型计算机是微型计算机的一个重要分支，也是颇具生命力的机种。单片机微型计算机简称单片机，特别适用于控制领域，故又称为微控制器。通常，单片机由单块集成电路芯片构成，内部包含有计算机的基本功能部件：中央处理器、存储器和I/O接口电路等。因此，单片机只需要和适当的软件及外部设备相结合，便可成为一个单片机控制系统。单片机经过1、2、3、3代的发展，目前单片机正朝着高性能和多品种方向发展，它们的CPU功能在增强，内部资源在增多，引角的多功能化，以及低电压底功耗。（二）、 单片机的选择对于单片机的选择，可以考虑使用8031与8051系列，由于8031没有内
13、部RAM，系统又需要大量内存存储数据，因而不适用。AT89C52 是美国 ATMEL 公司生产的一个低功耗,高性能CMOS 8位单片机,片内含8k Bytes ISP(In-system programmable)的可反复擦写1000次的Flash只读程序存储器,器件采用ATMEL公司的高密度、非易失性存储技术制造,兼容标准MCS-51指令系统及80C51引脚结构,芯片内集成了通用8位中央处理器和ISP Flash存储单元,功能强大的微型计算机的AT89C52可为许多嵌入式控制应用系统提供高性价比的解决方案。2.1 MSC-51芯片简介MCS-51单片机内部结构8051是MCS-51系列单片机
14、的典型产品，我们以这一代表性的机型进行系统的讲解。8051单片机包含中央处理器、程序存储器(ROM)、数据存储器(RAM)、定时/计数器、并行接口、串行接口和中断系统等几大单元及数据总线、地址总线和控制总线等三大总线，现在我们分别加以说明：中央处理器：中央处理器(CPU)是整个单片机的核心部件，是8位数据宽度的处理器，能处理8位二进制数据或代码，CPU负责控制、指挥和调度整个单元系统协调的工作，完成运算和控制输入输出功能等操作。数据存储器(RAM)8051内部有128个8位用户数据存储单元和128个专用寄存器单元，它们是统一编址的，专用寄存器只能用于存放控制指令数据，用户只能访问，而不能用于存
15、放用户数据，所以，用户能使用的RAM只有128个，可存放读写的数据，运算的中间结果或用户定义的字型表。 内部结构如图2图2程序存储器(ROM)：8051共有4096个8位掩膜ROM，用于存放用户程序，原始数据或表格。定时/计数器(ROM)：8051有两个16位的可编程定时/计数器，以实现定时或计数产生中断用于控制程序转向。并行输入输出(I/O)口：8051共有4组8位I/O口(P0、 P1、P2或P3)，用于对外部数据的传输。全双工串行口：8051内置一个全双工串行通信口，用于与其它设备间的串行数据传送，该串行口既可以用作异步通信收发器，也可以当同步移位器使用。中断系统：8051具备较完善的中
16、断功能，有两个外中断、两个定时/计数器中断和一个串行中断，可满足不同的控制要求，并具有2级的优先级别选择。时钟电路：8051内置最高频率达12MHz的时钟电路，用于产生整个单片机运行的脉冲时序，但8051单片机需外置振荡电容。单片机的结构有两种类型，一种是程序存储器和数据存储器分开的形式，即哈佛(Harvard)结构，另一种是采用通用计算机广泛使用的程序存储器与数据存储器合二为一的结构，即普林斯顿(Princeton)结构。INTEL的MCS-51系列单片机采用的是哈佛结构的形式，而后续产品16位的MCS-96系列单片机则采用普林斯顿结构。下图是MCS-51系列单片机的内部结构示意图3。图3M
17、CS-51的引脚说明：MCS-51系列单片机中的8031、8051及8751均采用40Pin封装的双列直接DIP结构，右图是它们的引脚配置，40个引脚中，正电源和地线两根，外置石英振荡器的时钟线两根，4组8位共32个I/O口，中断口线与P3口线复用。现在我们对这些引脚的功能加以说明：MCS-51的引脚说明： 图4MCS-51系列单片机中的8031、8051及8751均采用40Pin封装的双列直接DIP结构，图4是它们的引脚配置，40个引脚中，正电源和地线两根，外置石英振荡器的时钟线两根，4组8位共32个I/O口，中断口线与P3口线复用。现在我们对这些引脚的功能加以说明：如图5Pin9:RESE
18、T/Vpd复位信号复用脚，当8051通电，时钟电路开始工作，在RESET引脚上出现24个时钟周期以上的高电平，系统即初始复位。初始化后，程序计数器PC指向0000H，P0-P3输出口全部为高电平，堆栈指针写入07H，其它专用寄存器被清“0”。RESET由高电平下降为低电平后，系统即从0000H地址开始执行程序。然而，初始复位不改变RAM（包括工作寄存器R0-R7）的状态，8051的初始态。8051的复位方式可以是自动复位，也可以是手动复位，见下图5。此外，RESET/Vpd还是一复用脚，Vcc掉电其间，此脚可接上备用电源，以保证单片机内部RAM的数据不丢失。图5Pin30:ALE/当访问外部程
19、序器时，ALE(地址锁存)的输出用于锁存地址的低位字节。而访问内部程序存储器时，ALE端将有一个1/6时钟频率的正脉冲信号，这个信号可以用于识别单片机是否工作，也可以当作一个时钟向外输出。更有一个特点，当访问外部程序存储器，ALE会跳过一个脉冲。如果单片机是EPROM，在编程其间，将用于输入编程脉冲。Pin29:当访问外部程序存储器时，此脚输出负脉冲选通信号，PC的16位地址数据将出现在P0和P2口上，外部程序存储器则把指令数据放到P0口上，由CPU读入并执行。Pin31:EA/Vpp程序存储器的内外部选通线，8051和8751单片机，内置有4kB的程序存储器，当EA为高电平并且程序地址小于4
20、kB时，读取内部程序存储器指令数据，而超过4kB地址则读取外部指令数据。如EA为低电平，则不管地址大小，一律读取外部程序存储器指令。显然，对内部无程序存储器的8031,EA端必须接地。在编程时，EA/Vpp脚还需加上21V的编程电压。2.2、MCS-51系列单片机主要特性如下与MCS-51 兼容8k Bytes Flash片内程序存储器256 bytes的随机存取数据存储器（RAM）32个外部双向输入/输出（I/O）口5个中断优先级2层中断嵌套中断2个16位可编程定时计数器2个全双工串行通信口看门狗（WDT）电路，片内时钟振荡器，AT89S52设计和配置了振荡频率可为0Hz并可通过软件设置省电
21、模式空闲模式下，CPU暂停工作，而RAM定时计数器，串行口，外中断系统可继续工作，掉电模式冻结振荡器而保存RAM的数据，停止芯片其它功能直至外中断激活或硬件复位同时该芯片还具有PDIP、TQFP和PLCC等三种封装形式，以适应不同产品的需求。 2.3、89C52 引脚功能介绍 AT89C52 单片机为40 引脚双列直插式封装。其引脚排列如图6所示。图6各引脚功能简单介绍如下：VCC：电源电压GND：地P0口：P0口是一组8位漏极开路型双向I/O口，也即地址/数据总线复用口。作为输出口用时，每位能吸收电流的方式驱动8个TTL逻辑门电路，对断口P0写“1”时，可作为高阻抗输入端使用。在访问外部数据
22、存储器或程序存储器时，这组端口线分时转换地址（低8位）和数据总线复用，在访问期间激活内部上拉电阻。在FLASH编程时，P0口接收指令字节，而在程序校验时，输出指令字节，校验时，要求外接上拉电阻。P1口：P1口是一个带内部上拉电阻的8位双向I/O口，P1的输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。对端口写“1”，通过内部上拉电阻把端口拉到高电平，此时可作输入口。作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流（In）。与AT89C51不同之处是，P1.0和P1.1还可分别作为定时/计数器2的外部计数输入（P1.0/T2）和输入（P1.1/T2EX）。第二
23、功能：P1.0：T2（定时/计数器2外部计数脉冲输入），时钟输出P1.1：T2EX（定时/计数2捕获/重新载触发和方向控制）P2口：P2是一个带内部上拉电阻的8位双向I/O口，P2的输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。对端口写“1”，通过内部上拉电阻把端口拉到高电平，此时可作输入口。作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流（IIL）。在访问外部程序存储器或16位地址的外部数据存储器（例如执行MOVXDPTR指令）时，P2口送出高8位地址数据。在访问8位地址的外部数据存储器（如执行MOVXRI指令）时，P2口输出P2锁存器的内容。P3口：P
24、3口是一组带有内部上拉电阻的8位双向I/O口。P3口输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。对P3口写入“1”时，它们被内部上拉电阻拉高并可作为输入端口。此时，被外部拉低的P3口将用上拉电阻输出电流。P3口除了作为一般的I/O口线外，更重要的用途是它的第二功能端口引脚 第二功能：P3.0 RXD（串行输入口）P3.1 TXD（串行输出口）P3.2 INT0（外中断0）P3.3 INT1（外中断1）P3.4 TO（定时/计数器0）P3.5 T1（定时/计数器1）P3.6 WR（外部数据存储器写选通）P3.7 RD（外部数据存储器读选通）RST：复位输入。当振荡器工作时，RST引脚
25、出现两个机器周期以上高电平将使单片机复位。ALE/PROG：当访问外部程序存储器或数据存储器时，ALE（地址锁存允许）输出脉冲用于锁存地址的低8位字节。一般情况下，ALE仍以时钟振荡频率的1/6输出固定的脉冲信号，因此它可对外输出时钟或用于定时或用于定时目的。要注意的是：每当访问外部数据存储器时将跳过一个ALE脉冲。如有必要，可通过对特殊功能寄存器（SFR）区中的8EH单元的D0位置位，可禁止ALE操作。该位置位后，只有一条MOVX和MOVC指令才能将ALE激活。此外，该引脚会被微弱拉高，单片机执行外部程序时，应设置ALE禁止位无效。PSEN：程序存储允许PSEN输出是外部程序存储器的读选通信
26、号，当AT89C52由外部程序存储器取指令（或数据）时，每个机器周期两次PSEN有效，即输出两个脉冲。在此期间，当访问外部数据存储器，将跳过两次PSEN信号。EA/VPP：外部访问允许。欲使CPU仅访问外部程序存储器（地址为0000H-FFFFH），EA端必须保持低电平（接地）。需注意的是：如果加密位LB1被编程，复位时内部会锁存EA端状态。如EA端为高电平（接Vcc端），CPU则执行内部程序存储器中的指令。XTAL1:振荡器反相放大器的内部时钟发生器的输入端。XTAL2:振荡器反相放大器的输出端。（三）、锁存器的选择高性能硅门CMOS器件本系统采用74HC573（八进制3态非反转透明锁存器）
27、跟LS/AL573 的管脚一样。器件的输入是和标准CMOS 输出兼容的；加上拉电阻，他们能和LS/ALSTTL 输出兼容。当锁存使能端为高时，这些器件的锁存对于数据是透明的（也就是说输出同步）。当锁存使能变低时，符合建立时间和保持时间的数据会被锁存。输出能直接接到CMOS，NMOS 和TTL 接口上操作电压范围：2.0V6.0V低输入电流：1.0uACMOS 器件的高噪声抵抗特性74HC573管脚图：74HC573功能表： 图7 表174HC573逻辑图： 74HC573中文资料参数 图874HC573特点：三态总线驱动输出置数全并行存取缓冲控制输入使能输入有改善抗扰度的滞后作用原理说明： M
28、54HC563/74HC563/M54HC573/74HC573的八个锁存器都是透明的D 型锁存器，当使能（G）为高时，Q 输出将随数据（D）输入而变。当使能为低时，输出将锁存在已建立的数据电平上。输出控制不影响锁存器的内部工作，即老数据可以保持，甚至当输出被关闭时，新的数据也可以置入。这种电路可以驱动大电容或低阻抗负载，可以直接与系统总线接口并驱动总线，而不需要外接口。特别适用于缓冲寄存器，I/O 通道，双向总线驱动器和工作寄存器。当OE1是,无论Dn、LE为何,输出端为高阻态; 当OE0、LE0时,输出端保持不变; 当OE0、LE1时,输出端数据等于输入端数据; 在实际应用的时候是这样做的
29、： a OE0; b 先将数据从单片机的口线上输出到Dn; c 再将LE从0-1-0 d 这时输出的数据就锁存在On上了,输入的数据在变化时不影响输出3 State output Enable Input (Active LOW)3态输出使能输入（低电平） 2, 3, 4, 5, 6, 7, 8, 9 D0 to D7 Data Inputs数据输入 12,13,14,15,16,17,18,19 Q0 to Q7 3 State Latch Outputs 3态锁存输出 11 LE Latch Enable Input 锁存使能输入 DC电子特性： 表2推荐操作条件 表3这个器件带有保护电路
30、，以免被高的静态电压或电场损坏。然而，对于高阻抗电路必须要采取预防以免工作在任何高于最大值范围条件下工作。VIN和VOUT应该被约束在GND(VIN或VOUT) VCC。不用的输入管腿必须连接总是连接一个到一个合适的逻辑电平（也就是GND或VCC），不用的输出管脚必须悬空（四）、显示及报警模块器件选择在本设计中只需要数码管就可以完成相应的显示功能报警器可以用有源蜂鸣器配合三极管来代替。四、硬件设计电路（一）、硬件总体连接图打分器设计原理图如图9所示,控制器使用单片机AT89C52，锁存器使用74HC573，用数码管实现时间和分数显示。图9（二）、时钟电路单片机内部每个部件要想协调一致地工作，必
31、须在统一口令时钟信号的控制下工作。单片机工作所需要的时钟信号有两种产生方式，即内部时钟方式和外部时钟方式。图3.5是内部时钟方式：单片机内部有一个构成振荡器的增益反相放大器，引脚XTAL1和XTAL2分别是此放大器的输入端和输入端，这个放大器与作为反馈元件的片外晶振一起构成自激振荡器。在该图中，电容C1和C2取20PF，晶体的振荡频率取12MHz,晶体振荡频率高，则系统的时钟频率也高，单片机运行速度也就快。实际连接如图图10图10（三）、复位电路部分AT89S52复位电路如图3.6所示。当单片机一上电，立即复位。电容C和电阻R1实现上电自动复位。复位也是使单片机退出低功耗工作方式而进入正常状态
32、的一种操作。复位电路部分电路图如图11图11（四）、按键电路本打分器系统同时为2组评委分别提供2组按钮进行抢答及打分,2组按钮分别为第一组（A1、A2、A3、A4、A5）第二组（B1、B2、B3、B4、B5、），和一组主控按钮（K1、K2、K3、K4）电路图分别如图12，图13; 图12图13（五）、报警电路本设计采软件处理报警，利用有源蜂鸣器进行报警输出，采用直流供电。当按键低于所预设的电位及计时结束时，数据口相应拉高电平，报警输出。发光二级管报警电路，需要报警时，只需将相应位置1，当参数判断完毕后，再看报警模型单元ALARM 的内容是否与预设一样，如不一样，则发光报警报警电路硬件连接见图1
33、4 图14LED提示灯如下图15图15（六）、显示电路显示部分（采用共阴4位八段数码管显示。如图所示：）由锁存器提供数据如下图16图16（七）、输入输出端子分配方案 89C52型单片机采用整体式结构,其控制单元提供了电源和时钟引脚（如Vcc、GND、XTAL1X、TAL2）、编程控制引脚、4组8位I/O口。本系统需要18个输入控制,21个输出显示具体分配如表4所示。表4五、 软件设计（一）、 概述整个系统的功能是由硬件电路配合软件来实现的，当硬件基本定型后，软件的功能也就基本定下来了。从软件的功能不同可分为两大类：一是监控软件（主程序），它是整个控制系统的核心，专门用来协调各执行模块和操作者的
34、关系。二是执行软件（子程序），它是用来完成各种实质性的功能如测量、计算、显示、通讯等。每一个执行软件也就是一个小的功能执行模块。这里将各执行模块一一列出，并为每一个执行模块进行功能定义和接口定义。各执行模块规划好后，就可以规划监控程序了。首先要根据系统的总体功能选择一种最合适的监控程序结构，然后根据实时性的要求，合理地安排监控软件和各执行模块之间地调度关系。（二）、主程序模块主程序需要调用四个子程序，分别为数码管显示程序数、据输入及处理程序、报警子程序、时间计时程序。各模块程序功能如下：数码管显示程序：向数码管的显示送数，控制系统的显示部分 数据输入及处理程序：对键盘送过来的程序进行处理，进行
35、运算和显示报警子程序：进行按键判断、计时判断，报警输出。主程序流程见图图17时间计时程序：实现设定好的时间判断报警程序 图17（三）、各模块流程设计 下面对主要子程序的流程做介绍计时程序独立键盘扫描程序矩阵键盘扫描程序时间显示程序分数显示程序1、计时程序图182、独立键盘扫描程序 图193、矩阵键盘扫描程序图204、时间显示程序图215、分数显示程序图22六、总结和体会本设计经过将近三周的单片机课程设计，终于完成了我的单片机打分器系统的设计，虽然没有完全达到理想的要求，但从心底里说，还是高兴的，毕竟这次设计把实物都做了出来，高兴之余不得不深思以后的电路设计。在本次设计过程中，我发现了很多的问题
36、，虽然以前还做过许多这样的设计但这次设计让我长进了许多，单片机课程设计重点就在于软件算法的设计，需要有很巧妙的程序算法，虽然以前写过几次程序，但我觉得写好程序不是一件很容易的事，举个列子，以前编写键盘扫描程序时我用都是P口接地呈低电位直接反馈单片机，这次用到复杂的矩阵电路，扫描程序就更复杂了，通过增加程序量来减少单片机接口的使用量，从而增加了单片机接口的使用效率，同时，利用程序算法交对temp值处理，以辨析键盘按下后新的temp值。为了消除硬件中临变电压影响，程序中通过增加延时程序易确定按键的按下。有好多东西只有我们去试着做了，才能真正的掌握，只学习理论有些东西是很难理解的，更谈不上掌握。从这
37、次的课程设计中，我真真正正的意识到，在以后的学习中，要有理论联系实际，把我们所学的理论知识联系到实践当中，学习单片机更是如此，尤其是编程，只有不断的写与调试中才会有提高，这就是我在这次毕业设计中获得最大的收获。七、致谢在本毕业设计的设计和制作过程中,感谢老师给我很大的帮助,同时也离不开很多的同学很大的热心帮助,是他们在我遇到难题时侯给我很大的启发。通过本次毕业设计，我在专业知识、专业技能和解决问题方法的方面得到很大的提高。更深入了解并掌握了单片机的控制原理，并在单片机实际电路开发和常用编程设计思路掌握方面有了一定程度的掌握，尽管本次设计还不是很完善，但这为以后是设计之路积累了宝贵的经验。参考文献1郭天祥.51单片机C语言教程 M.北京:电子工业出版社,20092 李飞 郑郁正. 单片机原理及应用M.西安: 西安电子科技大学出版社,20073 王天曦 李鸿儒 电子技术工艺M.北京: 清华大学出版社,2007.4 Jobn catsoulis 嵌入式硬件设计 M.北京:中国电力出版社,2007.
