《毕业设计（论文）基于PLL信号发生器的设计.doc》由会员分享，可在线阅读，更多相关《毕业设计（论文）基于PLL信号发生器的设计.doc（60页珍藏版）》请在三一办公上搜索。
1、 毕 业 设 计（论文）题 目 基于PLL信号发生器的设计 副标题 性 质： 毕业设计 毕业论文学生姓名 班 级 系 别 专 业 指导教师 评定成绩 优 良 中 及格 不及格基于PLL信号发生器的设计摘 要: 随着无线通信技术的应用和发展，对高质量的高频信号源要求日益迫切，这主要表现在对频率的稳定度和准确度的要求越来越高，并且希望能方便地调整频率。常见的信号产生方法很难满足这些要求，如石英晶体振荡器可以达到很高的频率稳定度，但是调整频率困难；LC振荡器调整频率比较容易，但是频率稳定度和精度方面又达不到要求。而锁相环频率合成技术则可以同时满足两方面的要求。本设计正是基于这种技术来产生正弦波信号的
2、，通过单片机控制频率合成器，从而控制信号的输出频率。为了便于观察频率的变化，用数码管监测输出频率值并把当前值送到存储器存储。此设计电路可以产生频率稳定度、精度高的正弦波。关键词：锁相环 单片机 存储器The Design of Signal Generator Based on thePLL Abstract: With the application and development of wireless communication, it is demands for signal sources with high-quality and high-frequency;it is not
3、 only mainly reflected in the frequency stability and accuracy but also in hoping that the frequency could be easily adjusted. However, it is difficult to meet these demands by the common way generating signal source. For example, although quartz crystal oscillator can reach high stability of freque
4、ncy, the adjustments of frequency is inconvenience; LC oscillator frequency adjustment is very convenient, But the stability and accuracy of frequency cant meet requirement. Compared with the methods above. phase locked loop frequency synthetic technology can meet all various aspects demands. The de
5、sign is based on this technology to generate sine wave signal, frequency synthesizers is controlled by the Single Chip Microcomputer and controls the output frequency. In order to make convenience to observe the change of frequency, the system uses LED to monitor the output frequency and then send i
6、t to the memory devices. This design can generate sine wave with high stability and precision frequency.Keyword: Phase locked loop Single Chip Microcomputer Memory目 录1引言12设计要求13 方案论证与比较14 系统组成25 锁相环介绍36单元电路设计56.1压控振荡器56.2 锁相环式频率合成器的设计76.3低通滤波器 106.4电源切换电路设计 106.5 电源电路设计116.6 存储电路设计116.7 电子控制单元电路（ECU
7、）146.8 频率测量显示电路187 软件设计198 测试结果219 结论22参考文献23致谢24附录1：程序25附录2：总电路图44英文资料及中文翻译451 引言随着通信技术、数字电视、航空航天和遥控技术的不断发展，对频率源的频率稳定度、频谱纯度、频率范围和输出频率数量的要求也越来越高。为了提高频率的稳定度，经常采用晶体振荡器等方法来解决，但它很难产生多个频率信号。而频率合成技术，可以通过对频率进行加、减、乘、除运算，从一个高稳定度和高准确度的标准信号源，产生大量具有同样高稳定度和高准确度的不同频率。频率合成器是从一个参考频率中产生多种频率的器件。基于频率合成器的这以一特点，利用锁相式频率合
8、成技术，可以制作高稳定度、宽频带的正弦波信号发生器。2 设计要求利用锁相环技术产生一个失真度小、频率从30MHz到100MHz的可调的正弦波信号。根据频率的不同选择不同步进的标准频率。当信号处于较低频率时，选择步进为1KHz的标准频率，此时它的最小误差不大于0.8%；当信号在较高的频率段时，选择以25 KHz为标准频率，它的最小误差不大于0. 5%。3方案论证与比较3.1 压控振荡器方案论证与选择 方案1：采用分立元件构成。利用低噪声场效应管，用单个变容二极管直接接入振荡回路作为压控器件。图3-1 压控振荡电路电路是电容三点式振荡器，如图3-1所示。该方法实现简单，但是调试困难，而且输出频率不
9、易灵活控制1。方案2：采用压控振荡器和变容二极管，及一个LC谐振回路构成变容二极管压控振荡器。只需要调节变容二极管两端的电压，便可改变压控振荡的输出频率。由于采用了集成芯片，电路设计简单，系统可靠性高，并且利用锁相环频率合成技术可以使输出频率稳定度进一步提高。综上所述，方案2具有更优良的物性和更简单的电路构成，所以使用方案2作为本次设计的方案。3.2 频率合成器的设计方案论证与选择 方案1:采用直接式频率合成器技术,将一个或几个晶体振荡器产生的标准频率通过谐波发生器产生一系列频率,然后再对这些频率进行倍频、分频或混频，获得大量的离散频率。其组成框图如3-2所示。直接式频率合成器频率稳定度高，频
10、率转换时间短，频率间隔小。但系统中需要用大量的混频器、滤波器等，体积大，易产生过多杂散分量，而且成本高、安装调试都比较困难。晶振谐波发生器分频器倍频器混频器fOut2fOut3fOut1图3-2 直接式频率合成方案2：采用模拟锁相式频率合成器技术，通过环路分频器降频，将VCO的频率降低，与参考频率进行鉴相。优点：可以得到任意小的频率间隔；鉴相器的工作频率不高，频率变化范围不大，较容易实现，带内带外噪声和锁定时间易于处理，频率稳定度与参考晶振的频率稳定度相同。缺点是分频率的提高要通过增加循环次数来实现，电路超小型化和集成化比较复杂2。方案3：采用数字锁相环式频率合成技术，由晶振、鉴频/鉴相（FD
11、/PD）、环路滤波器（LPF）、可变分频器（N）和压控振荡器（VCO）组成。组成框图如图5-1所示。利用锁相环，将VCO的输出频率锁定在所需频率上。此电路可以很好地选择所需频率信号，抑制杂散分量，并且避免了大量的滤波器，采用大规模的集成芯片，与前两种方案相比可以简化频率合成部分的设计，有利于集成化和小型化。频率合成采用大规模集成PLL芯片BU2614，VCO选用MC1648； 综上所述，选择方案3即采用大规模PLL芯片BU2614和其他芯片构成数字锁相环式频率合成器。4 系统组成根据要求设计信号发生器，输出信号为正弦波。设计中采用锁相环式的频率合成技术，利用锁相环，使输出的正弦波频率与晶体振荡
12、器的稳定度一样。控制部分采用单片机来完成，利用数码管对频率进行显示并对频率值进行存储。系统框图如图4-1所示数码显示频率AT89C51频率合成器BU2614低通滤波器压控振荡器键盘控制频率测量电路输出存储电路图4-1系统框图5 锁相环介绍5.1 锁相环的概念锁相环是指使高频振荡器的频率与基准频率的整数倍频率一致时所使用的电路。通常基准振荡器都使用晶体振荡器，所以高频振荡的频率稳定度与晶体振荡器相同。5.2 锁相环基本框图图5-1是锁相环的基本结构图，由VCO、相位比较器、基准频率振荡器、环路滤波器所组成的。在这里用表示基准频率振荡器频率，则表示VCO的频率。当压控振荡器的频率由于某种原因而发生
13、变化时，必然相应地产生相位的变化。相位利用低通滤波器把误差信号变成直流电压比较与从而产生误差信号PD鉴相器（PD）VCO（电压控制振荡器）环路滤波器基准振荡频率振荡频率随VR而变化Ud(t)C(t)UR(t)0 图5-1 PLL的基本结构图的变化在鉴相器中与参考晶体振荡器的稳定相位相比较，使鉴相器输出一个与相位误差成比例的误差电压分量C(t)。C(t)用来控制压控振荡器中的压控元件参数，一般指的是变容二极管，而这压控元件又是VCO振荡回路的组成部分，结果压控元件电容量的变化将VCO的输出频率又拉回稳定值来。这样，VCO的输出频率稳定度即由参考晶体振荡器所决定。由频率与相位的关系可知，瞬时频率与
14、瞬时相位的关系是：（t）= (5.1)= + (5.2)式中的为初始相位，为瞬时频率。由上面讨论可知加到鉴相器的两个振荡信号的频率差为： (5.3)为参考晶体振荡器的频率， 压控荡频率。此时的瞬时相位差为=+ (5.4)当两个振荡器的频率相等时它们的瞬时相位差是一个常数，即：= (5.5)（t）= =0 (5.6)亦即当两个振荡频率相等时，有相位差，无频率差3。5.3 鉴相器的时序图当与 的关系为。也就是VCO振荡频率低于时的状态。此时相位比较器的输出PD，如图5-2所示，产生正脉冲信号，使VCO的振荡频率提高的信号。反之，当是产生负脉冲。这一PD脉波信号经过回路滤波器的积分，便可图5-2相位
15、/频率比较器的动作以得到直流电压VR，可以控制VCO电路。由于控制电压VR的变化，VCO振荡频率会提高。结果使得=在与的相位成为一致时，PD端子会成为高阻抗状态，使PLL被锁定(Lock)。5.4 捕捉带与通频带压控振荡器本来处于失锁状态时，由于环路的作用，使压控振荡频率逐渐向标准参考频率靠近，靠近到一定程度后，环路即能进入锁定。这一过程叫做捕捉过程。系统能捕捉最大的频率失谐范围称为捕捉带或捕捉范围。当环路已锁定后，如果由于某种原因引起频率变化，这种频率变化反映为相位变化，则通过环路的作用，可使VCO的频率和相位不断跟踪变化。这时环路即处于跟踪状态。环路所能保持跟踪的最大失谐频带称为同步带，又
16、称为同步范围或锁定范围。6 单元电路的设计6.1 压控振荡器压控振荡就是在振荡电路中采用压控元件作为频率控制器件。压控器件一般是用变容二级管，它的电容量受到输入电压的控制，当输入电压变化，就引起了起振荡频率的变化。因此，压控振荡器事实是一种电压频率变换器。它的特性可用瞬时振荡频率与控制电压C之间的关系曲线来表示，如图6-1所示。图上的中心频率是在没有外加控制电压时的固有频率。在一定范围内，与C之间是线性关系。在线性范围内，这一线性可用下列方程来表示。（t）=+KrC(t) (6.1) Kr是特性曲线的斜率，称为VCO的增益或灵敏度，量纲为rad/s.V,它表示单位电压所引起的振荡角频率变化的大
17、小。0OC 图6-1 压控振荡器的特性曲线6.1.1 压控振荡器MC1648MC1648是一个8引线双列直插的器件，内部电路图如图6-2所示。压控振荡电路由芯片内部Q8、Q5、Q4、Q1、Q7和Q6，10脚和12脚外接LC谐振回路组成正反馈的正弦振荡电路4，其振荡频率： （6.2）（6.3） 、分别为电感、电容大小，为变容二极管的电容量。图6-2 MC1648内部原理图6.1.2 压控振荡电路设计图6-3为压控振荡电路图。压控振荡器主要由压控振荡芯片MC1648和变容二图6-3 压控振荡电路极管MV209以及谐振回路构成。MC1648需要外接一个由电感和电容组成的并联谐振回路5。为达到最佳工作
18、性能，在工作频率要求并联谐振回路的QL100。电源采用5V 的电压，振荡器的输出频率随加在变容二极管上的电压大小变化而变化。通过切换电源来切换电感量，从而改变振荡频率。 6.1.3 变容二级管与开关二级管切换电路 变容二极管变容二级管是一种特制的二级管，它的PN结电容变化范围比较大，正常工作时，变容二级管加反相电压，在其PN结上产生电荷存储，于是相当于一个电容，当反向电压改变时，变容二级管的结电容也发生相应的变化 6。变容二级管的结电容CVD和外加反向偏压UR的关系可用下式表示。（6.4） UR 是加在变容二极管的反向电压，CVD0为UR=0时 的结电容U0 是接触电位差；n是电容变化系数。
19、电感切换电路为了扩大频率的带宽，通过切换电源来切换电感。图6-4是开关二级管切换频段电路图。当开S连接+5V时，开关二级管VD2截止，电感L1和L2相加，电感量较大，对应于低频段VL；当S接向地时，VD2导通，L2被大电容2000pF短接，电感只剩下L1，电感量较小，对应于高频段 7。图6-4 电感切换电路6.2 锁相环式频率合成器的设计6.2.1 BU2614的管脚图与内部组成BU2614为16管脚芯片，其管脚图如图6-5所示。管脚Xout与Xin为外接晶振管脚，一般接75KHz晶体，主要产生标准频率和时钟信号；CE、CLK和DA端分别为使能、时钟和数据输入端，PD为相位比较输出。图6-5
20、BU2614管脚图BU2614是一种串行码输入的锁相频率合成器，它采用标准的I2C总路线结构，可以工作在整个FM波段，具有低噪声、低功耗、高灵敏度的特点，并具有中频检测功能。BU2614内部主要有相位比较器PD、可编程分频器、参考分频器、高稳定晶体振荡器及内部控制器组成。当单片机对BU2614送入一组数据， BU2614把接收到的数据与接收的信号频率进行比较后输出一个PD，该PD信号通过外部环路低通滤波后加在VCO上，通过VD的不断调整使VCO振荡频率锁定在与单片机送入数据相对应的频率上，实现频率锁定。在内部结构中，移位锁存器作用是把单片机送来的32位串行数据送入锁存器后进行串并转换，其中16
21、位控制可编程分频器，3位控制参考分频器，其余为内部控制字。可编程分频器按照16位数据的控制要求，把 focs振荡频率信号经过参考分频之后的频率信号fd与fr在PD中进行比较，当 fd不等于fr时由PD输出电压VD控制VCO，使 focs稳定在确定频率上。参考分频器通过状态字中R 0、R1、R2三位数据把高稳定度振荡器产生的75kHz标准频率进行分频。可输出4个固定频率fr。PD把 fr和fd进行鉴相比较，PD的输出为高电平，低电平及高阻三态输出，通过外部LF实现锁相。6.2.2 输入、输出数据形式BU2614的串行数据输入靠CE、CLK和DA三个端子完成。时钟信号、数据信号和使能信号逻辑关系如
22、图6-6所示。其中T1应大于15s， T2大于2s，时钟宽度应大于1s。数据和状态字共32位，从低位到高位依次排列为：D0、D1D 15 、图6-6 CLK、DATA、CE的逻辑关系P0、P1、P2 、*、*、*、*、CT、R0、R1、R 2、S、PS、*、GT、TS。其中D0到D 15、表示可变分频比的16位二进制数；*表示与控制不相关的位，可为1 或0；参考分频器产生的标准频率由R0、R1、R2三位数据控制，控制关系如表6-1所示。表6-1 R0、R1、R2与标准频率的关系 R0 R1 R2 标准频率 000 25KHz 0 11 3.25 KHz 1 0 0 6.25 KHz 1 1 0
23、 1 KHz 111*PLL关闭P0、P1、P2为输出口控制数据，可使输出通道打开或关闭。置0时为通道打开。S和PS可用于收音机中FM和AM的选择。数据输出由CD端输出，此时CLK、CD与CE的逻辑关系与数据输入类似，只不过CE要求为低电平。CT、GT等用于频率测量与计数的控制。 6.2.3 BU2614的外围电路工作原理图6-7 锁相环控制电路图BU2614的外围电路如图6-7所示。5脚接收单片机的串行数据，该数据为12脚反馈频率FMOSC提供分频系数N，内部标准频率由串行数据位中的R0、R1、R2的取直确定。该设计选择R0、R1、R2 为000或110。当频率在25MHz到54MHz之间选
24、择标准频率为1KHz，也就是R0、R1、R2为110；当频率在54MHz到110MHz之间选择标准频率为25 KHz。所选择的标准频率与/N比较，在PD输出相位比较信号，根据PD输出端的状态，从低通滤波器得到相应的直流电压，该电压直接控制压控振荡的变容二极管，从压控振荡输出的频率通过电容耦合反馈到BU2614中使环路锁定。6.3 低通滤波器图6-8 滤波电路图低通滤波器由三极管和RC电路组成，其电路图如图6-8所示。低通滤波器用于滤除鉴相器输出的误差电压中高频分量和瞬变杂散干扰信号，以获得更纯的控制电压，提高环路稳定性和改善环路跟踪性能和噪声性能。锁相稳频系统是一个相位反馈系统，其反馈目的是使
25、VCO的振荡频率由自有偏差的状态逐步过渡到准确的标准值。而VCO如做调频源用，其瞬时频率总是偏离标准值的。振荡器中心频率不稳主要由温度、湿度、直流电源等外界因素引起，其变化是缓慢的，锁相环路只对VCO平均中心频率不稳定所引起的分量（处于低通滤波器通带之内）起作用，使其中心频率锁定在设定的频率上。因此，输出的调频波的中心频率稳定度很高8。6.4 电源切换电路设计 电源切换电路如图6-9所示。此控制电路是用三级管和光偶来控制输出的高低电平，使开关二级管截止或导通（见图6-4），从而来切换电感量。当P3.0输出高电平时，三极管导通，导致光偶导通，使输出为低电平；当P3.0为低电平时，三极管截止，导致
26、光偶截止，使输出为高电平9。图6-9 电源切换电路6.5 电源电路设计电源电路如图6-10所示，由于低通需要12V的工作电压、MC1648、单片机、BU2614 图6-10 电源电路等工作电压需要5V，所以变压器的输出只需要接地和15V，考虑到高频信号产生电路和单片机共用一个电源会互相干扰，所以采取对单片机单独供电。由变压器出来的交流信号分别经过两个L7812CV,一路直接接到低通和L7805CV；另一路L7812CV的输出直接接到L7805CV，它的输出单独供给给单片机。在三端稳压管的输入输出端与地之间连接大容量的滤波电容，使滤掉纹波的效果更好，输出的直流电压更稳定。接小容量高频电容以抑制芯
27、片自激，输出引脚端连接高频电容以减小高频噪声10。6.6 存储电路设计6.6.1 AT24C02管脚介绍AT24C02是美国ATMEL公司的低功耗CMOS串行EEPROM，它是内含2568位存储空间，具有工作电压宽（2.55.5V）、擦写次数多（大于10000次）、写入速度快（小于10ms）等特点。AT24C02的1、2、3脚是三条地址线，用于确定芯片的硬件地址。，第8脚和第4脚分别为正、负电源。第5脚SDA为串行数据输入/输出，数据通过这条双向I2C总线串行传送。第6脚SCL为串行时钟输入线。SDA和SCL都需要和正电源间各接一个5.1K的电阻上拉。第7脚需要接地。I2C总线是一种用于I2C
28、器件之间连接的二线制总线。它通过SDA（串行数据线）及SCL（串行时钟线）两根线在连到总线上的器件之间传送信息，并根据地址识别每个器件：不管是单片机、存储器、LCD驱动器还是键盘接口11。6.6.2 I2C总线的特性 I2C总线的基本结构采用I2C总线标准的单片机或I2C器件，其内部不仅有I2C接口电路，而且将内部各单元电路按功能划分为若干相对独立的模块，通过软件寻址实现片选，减少了器件片选线的连接。CPU不仅能通过指令将某个功能单元电路挂靠或摘离总线，还可对该单元的工作状况进行检测，从而实现对硬件系统的既简单又灵活的扩展与控制。 双向传输的接口特性传统的单片机串行接口的发送和接收一般都各用一
29、条线，而I2C总线则根据器件的功能通过软件程序使其可工作于发送或接收方式。当某个器件向总线上发送信息时，它就是发送器(也叫主器件)，而当其从总线上接收信息时，又成为接收器(也叫从器件)。主器件用于启动总线上传送数据并产生时钟以开放传送的器件，此时任何被寻址的器件均被认为是从器件。I2C总线的控制完全由挂接在总线上的主器件送出的地址和数据决定。总线上主和从(即发送和接收)的关系不是一成不变的，而是取决于此时数据传送的方向。SDA和SCL均为双向I/O线，通过上拉电阻接正电源。当总线空闲时，两根线都是高电平。连接总线的器件的输出级必须是集电极或漏极开路，以具有线“与”功能。I2C总线的数据传送速率
30、在标准工作方式下为100kbit/s，在快速方式下，最高传送速率可达400kbit/s。 I2C总线上的时钟信号在I2C总线上传送信息时的时钟同步信号是由挂接在SCL时钟线上的所有器件的逻辑“与”完成的。SCL线上由高电平到低电平的跳变将影响到这些器件，一旦某个器件的时钟信号下跳为低电平，将使SCL线一直保持低电平，使SCL线上的所有器件开始低电平期。此时，低电平周期短的器件的时钟由低至高的跳变并不能影响SCL线的状态，于是这些器件将进入高电平等待的状态。当所有器件的时钟信号都上跳为高电平时，低电平期结束，SCL线被释放返回高电平，即所有的器件都同时开始它们的高电平期。其后，第一个结束高电平期
31、的器件又将SCL线拉成低电平。这样就在SCL线上产生一个同步时钟。可见，时钟低电平时间由时钟低电平期最长的器件确定，而时钟高电平时间由时钟高电平期最短的器件确定。 数据的传送在数据传送过程中，必须确认数据传送的开始和结束。当时钟线SCL为高电平时，数据线SDA由高电平跳变为低电平定义为“开始”信号；当SCL线为高电平时，SDA线发生低电平到高电平的跳变为“结束”信号。开始和结束信号都是由主器件产生。在开始信号以后，总线即被认为处于忙状态；在结束信号以后的一段时间内，总线被认为是空闲的。I2C总线的数据传送格式是：在I2C总线开始信号后，送出的第一个字节数据是用来选择从器件地址的，其中前7位为地
32、址码，第8位为方向位(R/W)。方向位为“0”表示发送，即主器件把信息写到所选择的从器件；方向位为“1”表示主器件将从从器件读信息。开始信号后，系统中的各个器件将自己的地址和主器件送到总线上的地址进行比较，如果与主器件发送到总线上的地址一致，则该器件即为被主器件寻址的器件，其接收信息还是发送信息则由第8位(R/W)确定。在I2C总线上每次传送的数据字节数不限，但每一个字节必须为8位，而且每个传送的字节后面必须跟一个认可位（第9位），也叫应答位（ACK）。每次都是先传最高位，通常从器件在接收到每个字节后都会作出响应，即释放SCL线返回高电平，准备接收下一个数据字节，主器件可继续传送。如果从器件正
33、在处理一个实时事件而不能接收数据时，（例如正在处理一个内部中断，在这个中断处理完之前就不能接收I2C总线上的数据字节）可以使时钟SCL线保持低电平，从器件必须使SDA保持高电平，此时主器件产生1个结束信号，使传送异常结束，迫使主器件处于等待状态。当从器件处理完毕时将释放SCL线，主器件继续传送。当主器件发送完一个字节的数据后，接着发出对应于SCL线上的一个时钟（ACK）认可位，在此时钟内主器件释放SDA线，一个字节传送结束，而从器件的响应信号将SDA线拉成低电平，使SDA在该时钟的高电平期间为稳定的低电平。从器件的响应信号结束后，SDA线返回高电平，进入下一个传送周期。 总线竞争的仲裁总线上可
34、能挂接有多个器件，有时会发生两个或多个主器件同时想占用总线的情况。例如，多单片机系统中，可能在某一时刻有两个单片机要同时向总线发送数据，这种情况叫做总线竞争。I2C总线具有多主控能力，可以对发生在SDA线上的总线竞争进行仲裁，其仲裁原则是这样的：当多个主器件同时想占用总线时，如果某个主器件发送高电平，而另一个主器件发送低电平，则发送电平与此时SDA总线电平不符的那个器件将自动关闭其输出级。总线竞争的仲裁是在两个层次上进行的。首先是地址位的比较，如果主器件寻址同一个从器件，则进入数据位的比较，从而确保了竞争仲裁的可靠性。由于是利用I2C总线上的信息进行仲裁，因此不会造成信息的丢失。6.6.3 存
35、储电路的设计存储电路如图6-11所示，由于A0、A1、A2没有被AT24C02使用，所以它们可以不接或直接接VSS、VCC。WP接到VSS表示一般存储器的操作使能，即允许读和写整个存储器，如果接到VCC写操作禁止，整个存储器是写保护，读操作不受影响，在此把WP接VSS。因为SDA是一个双向的地址和数据传送端口，它是开漏极的端口，因此必须接一个上拉电阻到VCC。它读写操作是通过单片机的控制来实现的12。VCCVCC图6-11 存储电路6.7电子控制单元电路（ECU）ECU是控制系统的核心，其作用是对输入的信号进行检测、运算处理和逻辑判断，根据预先存储的控制程序和试验数据，向各执行器发出控制指令，
36、控制各执行器的工作。89C51是控制系统内部的主要部分，它是整个控制系统的处理单元，AT89C51是一种带4K字节可编程可擦除只读存储器的低电压，高性能CMOS 8位微处理器，俗称单片机。该器件采用ATMEL高密度非易失存储器制造技术制造，与工业标准的MCS-51 指令集和输出管脚相兼容。由于将多功能8位CPU和闪烁存储器组合在单个芯片中，ATMEL的AT89C51是一种高效微控制器，为很多嵌入式控制系统提供了一种灵活性高且价廉的方案13。6.7.1 89C51单片机的管脚说明 VCC：供电电压（5V） GND：接地P0口：P0口为一个8位漏级开路双向I/O口。当P1口的管脚第一次写1时，被定
37、义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的低八位。在FIASH编程时，P0口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。 图6-12 MCS-51的引脚P1口：P1口是一个内部提供上拉电阻的8位双向I/O口。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为低八位地址接收。 P2口：P2口为一个内部上拉电阻的8位准双向I/O口。当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出
38、电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。 P3口：P3口管脚是8个带内部上拉电阻的准双向I/O口。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流这是由于上拉的缘故。P3口也可作为AT89C51的一些特殊功能口，如下所示：P3口管脚备选功能P3.0 RXD（串行输入口）P3.1 TXD（串行输出口）P3.2 /INT0（外部中断0）P3.3 /INT1（外部中断1）P3.4 T0（记时器0外部输入）P
39、3.5 T1（记时器1外部输入）P3.6 /WR（外部数据存储器写选通）P3.7 /RD（外部数据存储器读选通）RST：复位输入。要保持RST脚两个机器周期的高电平时间。当8051通电，时钟电路开始工作，系统即初始复位。常见复位电路如图6-13所示。图6-13 复位电路ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的低位字节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。/PSEN：外部程序存储器的选通信号。在由外部程序存储器取指期间，每个机器周期两次/PSEN有效。但在访问外部数据存储器时，
40、这两次有效的/PSEN信号将不出现。/EA/VPP：当/EA保持低电平时，则在此期间外部程序存储器（0000H-FFFFH），不管是否有内部程序存储器。当/EA端保持高电平时，此间内部程序存储器。在FLASH编程期间，此引脚也用于施加5V编程电源（VPP）。 XTAL1：反向振荡放大器的输入及内部时钟工作电路的输入。XTAL2：来自反向振荡器的输出。 振荡器特性：XTAL1和XTAL2分别为反向放大器的输入和输出。该反向放大器可以配置为片内振荡器。石晶振荡和陶瓷振荡均可采用。如采用外部时钟源驱动器件，XTAL2应不接。有余输入至内部时钟信号要通过一个二分频触发器，因此对外部时钟信号的脉宽无图任
41、何要求，但必须保证脉冲的高低电平要求的宽度。 MCS-51单片机的内部结构如图6-14所示。89C51单片机包含中央处理器、程序存储器(ROM)、数据存储器(RAM)、定时/计数器、并行接口、串行接口和中断系统等几大单元及数据总线、地址总线和控制总线等三大总线14。 中央处理器中央处理器(CPU)是整个单片机的核心部件，是8位数据宽度的处理器，能处理8位二进制数据或代码，CPU负责控制、指挥和调度整个单元系统协调的工作，完成 6-14 MCS-51内部结构运算和控制输入输出功能等操作。 数据存储器（RAM）89C51内部有128个8位用户数据存储单元和128个专用寄存器单元，它们是统一编址的，专用寄存器只能用于存放控制指令数据，用户只能访问，而不能用于存放用户数据，所以，用户能使用的的RAM只有128个，可存放读写的数据，运算的中间结果或用户定义的字型表。 程序存储器89C51共有4096个E2PROM，用于存放用户程序，原始数据或表格。 定时/计数器89C51有两个16位的可编程，以实现定时或计数产生中断用于控制程序转向。 并行输入输出口89C51共有4组8位I/O口(P0、
