《《模拟电路版图》课件.ppt》由会员分享，可在线阅读，更多相关《《模拟电路版图》课件.ppt（106页珍藏版）》请在三一办公上搜索。
1、精选课件,1,集成电路版图设计与验证,第六章 模拟电路版图,精选课件,2,主要内容,概述寄生参数匹配噪声问题,精选课件,3,6.1 概述,在模拟电路的版图设计中，设计规则不象数字电路一样重要，但是也可以使用。在高质量的数字电路中，其设计方法通常类似于模拟电路，即所谓的全定制设计方法。,精选课件,4,6.1.1数字技巧和模拟技巧的对比,一、规模不同二、主要目标不同数字电路的目标：优化芯片的尺寸和提高集成度模拟电路的目标：优化电路的性能、匹配程度、速度和各种功能方面的问题。在模拟电路版图设计中，性能比尺寸更重要。,精选课件,5,6.1.1数字技巧和模拟技巧的对比,三、团队工作方式不同在模拟集成电路
2、的版图设计中，团队沟通更加重要，例如，需要从电路设计者了解电路需要的匹配、屏蔽、特定的器件防止方向等信息。在整个的设计流程中，都要不断沟通，以保证所设计的版图不仅功能正确，且性能最优。,精选课件,6,6.1.1数字技巧和模拟技巧的对比,四、完成进度不同在数字电路设计中，芯片的绝大部分电路往往在开始版图工作时，就已经完成。而模拟电路则不同，电路设计和版图设计可能会同时进行。,精选课件,7,6.1.1数字技巧和模拟技巧的对比,五、创新要求不同与数字电路不同，模拟电路的版图设计重复性不多，创新很重要。六、约束条件不同在模拟电路中，版图设计几乎没有什么规则，最终的目标就是电路的性能。数字版图设计中的规
3、则可以选择，也可以不选择。,精选课件,8,6.1.1数字技巧和模拟技巧的对比,七、对电路技术理解程度的要求不同模拟电路版图设计比数字电路版图设计更需要了解电路技术。如：电压、电流及相互关系差分对需要匹配等,精选课件,9,6.1.2三个关键问题,一、问题1：这个电路是做什么用的电路的功能决定了下面的一些关键问题：绝缘匹配布局均衡覆盖保护方法I/O导线的位置器件分割平面布置,精选课件,10,6.1.2三个关键问题,二、问题2a：它需要多大的电流所影响的问题：器件的选择金属线尺寸的选择布置方案,精选课件,11,6.1.2三个关键问题,例如，最小导线宽度的确定：根据工艺手册（认识工艺规则）中查到的金属
4、线的所能承受的最大电流，计算某个器件中所需要的最小线宽。,精选课件,12,6.1.2三个关键问题,三、问题2b：大电流路径和小电流路径在哪电路中的各个部分所需要的电流大小是不同的，因此导线宽度的要求也不同，要根据实际需要进行设计。四、问题3：有哪些匹配要求,精选课件,13,6.1.3双极性模拟电路,其规则比CMOS版图设计要简单，主要是器件简单。对模拟版图设计者的期望：不要太相信电路设计者。,精选课件,14,6.2寄生参数,三种主要的寄生参数：寄生电容寄生电阻寄生电感,精选课件,15,6.2.1寄生电容,各层金属线之间，以及金属线与衬底之间，都会产生寄生电容。对于高频电路，由于要求版图的电路速
5、度高，电容就会变得越加重要。一、导线长度如果知道某些部分的布线寄生参数要小，实现方法之一就是让那一部分导线尽量短，以减少重叠。,精选课件,16,6.2.1寄生电容,精选课件,17,6.2.1寄生电容,二、选择金属层一般来说，最关心的寄生电容来自金属层与衬底之间，因此，一般的经验是选择远离衬底的金属层走线。但是这个经验也要与实际情况相结合来使用。还与工艺规则有关系，比如工艺规则所规定的最小线宽，可能会使得高层金属的电容更大。例子,精选课件,18,6.2.1寄生电容,精选课件,19,6.2.1寄生电容,精选课件,20,6.2.1寄生电容,不能仅仅采用普遍适用的方法，也并不是简单地提倡让每一样东西都
6、尽可能短和尽可能小，应该根据电路的功能和可用的工艺来进行选择。,精选课件,21,6.2.1寄生电容,三、金属叠着金属在数字电路中，有一些关键导线对噪声非常敏感，如果仅仅依赖工具自动布线，而不加干预，会产生很严重的后果。在布线时最好绕过电路模块，而不是仅仅简单的在它上面走线。应该让敏感的信号远离。因此再次说明了，版图设计人员在设计版图时，必须与电路设计人员进行足够的沟通。,精选课件,22,6.2.1寄生电容,精选课件,23,6.2.1寄生电容,精选课件,24,6.2.1寄生电容,精选课件,25,6.2.2寄生电阻,一、计算IR压降当根据电流计算出来所需要的导线宽度后，还有一项任务就是计算导线的电
7、阻。如果导线电阻过大，会导致过多的电压损失，在模拟电路中，会产生很严重的后果。降低电阻的方法：导线加宽。,精选课件,26,6.2.2寄生电阻,精选课件,27,6.2.2寄生电阻,二、布线方案针对某一种要求，会有不同的布线方案进行选择。P8889的一个例子。经验：如果一段导线的压降大于10mv，就应该与电路设计人员进行沟通。为了降低寄生电阻，可以选择较厚的金属，其方块电阻较小。,精选课件,28,方块电阻,ohms per square，薄层电阻又称方块电阻，其定义为正方形的半导体薄层，在电流方向所呈现的电阻，单位为欧姆每方。简单来说，方块电阻（Sheet Resistance）就是指导电材料单位
8、厚度单位面积上的电阻值。简称方阻，理想情况下它等于该材料的电阻率除以厚度。方块电阻有一个特性，即任意大小的正方形边到边的电阻都是一样的，不管边长是1m还是0.1m，它们的方阻都是一样，这样方阻仅与导电膜的厚度和电阻率有关。方块电阻计算公式：R=L/S，为物质的电阻率，单位为欧姆米(.m)，L为长度，单位为米(m)，S为截面积，单位为平方米（m2），长宽相等时，R=/h，h为薄膜厚度。材料的方阻越大，器件的本征电阻越大，从而损耗越大。,精选课件,29,6.2.2寄生电阻,精选课件,30,6.2.2寄生电阻,精选课件,31,6.2.2寄生电阻,精选课件,32,6.2.2寄生电阻,精选课件,33,6
9、.2.2寄生电阻,并联布线：将上下层金属线重叠起来，形成叠层结构，实际上是几层金属线的并联，相当于加宽了导线。,精选课件,34,6.2.2寄生电阻,精选课件,35,6.2.3寄生电感,在高频电路中，寄生电感不可忽略。利用寄生参数不能依赖寄生参数作为电路的一个成分，因为无法很好的控制它们，通常的误差可以是正负50%。但是在不关心电路参数的大小，例如只想要一个大电容，可以利用寄生参数来满足。,精选课件,36,6.2.4器件的寄生参数,一、CMOS晶体管由阱至衬底的电容由栅极至阱的电容这些寄生参数会使得电路的工作速度变慢。,精选课件,37,6.2.4器件的寄生参数,精选课件,38,6.2.4器件的寄
10、生参数,一种技术：减少多晶硅的串联电阻。可以通过将多晶硅分成多个“指形”的结构，然后用导线将它们并联起来以降低电阻。通过分成多个器件以及源漏共享可以大大减小CMOS晶体管上的寄生参数。,精选课件,39,6.2.4器件的寄生参数,二、双极型晶体管没有太好的办法减小参数，因为寄生电容与器件的尺寸关系固定，只能依靠模拟对它们的作用进行掌握。两个该晶体管不能靠的太近，会引起一个大的电阻。,精选课件,40,6.2.4器件的寄生参数,精选课件,41,6.2.4器件的寄生参数,三、全定制方案采用某些全定制技术可以将器件做的很小。通常的做法式把几个较小的器件组合成一个较大的器件，一般都在一个公共的N阱中，可以
11、使得N阱的总面积较小，从而缩小了至衬底的电容。,精选课件,42,6.3匹配,什么叫做匹配？平衡我们希望无论是cd播放器还是其它音响,它们相搭档的器件反应完全一样。也就是说，其中一个放大器的频率和幅值能完全符合并跟踪另一个运放的频率和幅值响应，达到这一目标的方法之一就是匹配。实现匹配过程中，版图设计是一个非常重要的环节。一个优秀的版图可以大大提升一个设计。,精选课件,43,6.3.1版图的重要性,匹配与版图的关系相当密切，对电路的成败至关重要。匹配规则之一：把需要匹配的器件相互靠近放置。避免由于周围器件环境的不同而导致匹配器件的工作差异。,精选课件,44,6.3.1版图的重要性,不重复性：两个完
12、全相同的CAD版图在被生产出来后，它们的作用和工作可能会差别很大。虽然版图上的每一样东西看上去都一样，但是由于某些原因，就是无法在两个器件中重复同样的性质。良好的习惯可以免除某些费力的匹配工作。将版图设计规则形成一种习惯。,精选课件,45,6.3.2交流的重要性,要了解电路设计者的意图，知道在什么时候应当在版图中运用匹配技术。,精选课件,46,6.3.3简单匹配,匹配规则之二：注意周围器件。（如周围器件的发热等）由于不同方向上制造工艺的误差，在屏幕上看似相同的图形可能会有不同的实际尺寸。匹配规则之三：保持器件的方向一致。,精选课件,47,6.3.3简单匹配,精选课件,48,6.3.3简单匹配,
13、当把所有的器件都保持同一方向时，可能由于器件尺寸的原因，使版图很难实现，此时就应该与电路设计人员交流，找出最不重要的器件，将其转向或做其他的处理。,精选课件,49,6.3.3简单匹配,匹配规则之四：与电路设计者交流匹配规则之五：掩膜设计者不会心灵感应。电路设计者应该清楚他们需要哪些匹配，并让版图设计者知道这一点。,精选课件,50,6.3.4根器件方法,例如电阻在这里，根部件指的是这样一个电阻，可以根据这个电阻设计出所有其他的电阻。这样在工艺过程中，所有电阻的工艺差别将会保持一致。,精选课件,51,6.3.4根器件方法,精选课件,52,6.3.4根器件方法,例如图5.2，通常许多人会选择一个最小
14、的电阻作为根部件，形成图5.3所示的情况。另外一种做法是采用一个中间值作为根部件，其他的电阻由串联和并联实现，如图5.4。这样做节省了接触电阻的总数，而根电阻又较大，所以接触电阻在总电阻中所占的比例就较小。,精选课件,53,6.3.4根器件方法,精选课件,54,6.3.4根器件方法,精选课件,55,6.3.4根器件方法,匹配规则之六：选择一个中间值作为根部件。根部件方法不禁适用于电阻，也适用于任何其他类型的器件。,精选课件,56,6.3.5指状交叉器件,通常在电路中有些大堆部件都必须与一个给定的器件匹配，这个器件称为定义部件。把根部件围起来，使它处于中间，是解决上述匹配问题的一个非常好的解决方
15、法，也称为简单匹配，或者指状交叉匹配。匹配规则之七：采用指状交叉方式,精选课件,57,6.3.5指状交叉器件,精选课件,58,6.3.5指状交叉器件,例子：如图5.6的两串电阻需要匹配，解决方案是图5.7，注意其排列方式A1，B3，A2，B2，A3，B1。指状交叉部件的布线方式可以采用蛇形线，如图5.8.这种交叉排列技术不仅适用于电阻，也适用于其他任何器件。,精选课件,59,6.3.5指状交叉器件,精选课件,60,6.3.5指状交叉器件,精选课件,61,6.3.5指状交叉器件,精选课件,62,6.3.6虚设器件,在图5.8中，边上的期间A1和B1的外边不再有器件，这也会造成不一致，因为在进行刻
16、蚀时，边上的器件会被刻蚀的重一些，从而使它们比中间的器件要窄。如图5.9。,精选课件,63,6.3.6虚设器件,精选课件,64,6.3.6虚设器件,解决方法：在边上加虚设器件。如图5.10和5.11。匹配规则之八：用虚设器件围起来。,精选课件,65,6.3.6虚设器件,精选课件,66,6.3.6虚设器件,精选课件,67,6.3.7共心,将器件围绕一个公共的中心点放置，称为共心布置。甚至把器件在一条直线上对称放置也可以看做是共心技术。共心技术对减少在集成电路中存在的热或工艺的线性梯度影响非常有效。图5.12和图5.13：共心布置的一些例子,精选课件,68,6.3.7共心,一、四方交叉把一个器件分
17、为两半，然后把他们成对角线放置。这种特殊的工薪技术称为四方交叉。如电路图5.14中的两个晶体管需要高度匹配，可以讲它们采用四方交叉技术，设计成如图5.15所示的模式。,精选课件,69,6.3.7共心,精选课件,70,6.3.7共心,精选课件,71,6.3.7共心,匹配规则之九：将成对器件四方交叉当需要匹配时，需要记住，要让每一样东西看起来都完全一样，可能会有一些不必要的重叠，如图5.16,精选课件,72,6.3.7共心,精选课件,73,6.3.7共心,经济性四方交叉，或称为A-B-B-A线性形式。如图5.17，其中也有一些不必要的重叠，是为了使布线上的寄生参数相匹配。,精选课件,74,6.3.
18、7共心,精选课件,75,6.3.7共心,匹配规则之十：使布线上的寄生参数匹配对称性是器件匹配中要考虑的问题。尤其在高频电路版图中，如果希望使寄生参数匹配，就必须在一条对称轴的两边布置功能块。如图5.18和图5.19匹配规则之十一：使每一样东西都对称,精选课件,76,6.3.7共心,精选课件,77,6.3.7共心,精选课件,78,6.3.8匹配信号路径,一种需要高度匹配的电路技术就是所谓的差分逻辑。只要涉及到差分问题，就要特别注意匹配问题。两条导线并排排列，每条导线传递同样的信息，但信息的状态相反。在差分逻辑中，每个信号由两条导线，这两条导线上的两个信号之间的差别就是逻辑状态。如图5.21，A和
19、B分别是差分逻辑中的两个信号，B-A决定了差分逻辑状态。,精选课件,79,6.3.8匹配信号路径,精选课件,80,6.3.8匹配信号路径,因此，为了使差分逻辑能很好的工作，必须使版图中的两个信号线长度匹配，其寄生参数也匹配，时间常数一致，这样才能在图5.22中的B端看到两个输入信号在同一时间上升和下降。差分逻辑依赖于完全一致的布线。图5.24差的匹配，所导致的的信号波形如图5.25所示。匹配规则之十二：使差分布线一致,精选课件,81,6.3.8匹配信号路径,精选课件,82,6.3.8匹配信号路径,精选课件,83,6.3.8匹配信号路径,精选课件,84,6.3.9器件尺寸的选择,匹配规则之十三：
20、使器件的宽度一致，比如电阻。需要匹配的器件选择一个统一的合理的尺寸，使电阻的宽度一致，只改变长度。匹配规则之十四：采用较大的器件。这样可以减少工艺偏差的影响。经验之谈：电阻的最小宽度为5um，最小长度为10um,精选课件,85,6.4 噪声问题,由于模拟电路和数字电路是在非常不同的噪声电平上工作，所以混合信号电路的噪声问题最多。在数字电路中，每当逻辑状态改变时，FET门的电容就充电或放点一次。这一充放电电流通过晶体管流至轨线就会引起另一个电流脉冲。在模拟电路中，有时需要接收一个非常小的信号，然后用很多放大器对其进行放大，但同时也放大了一些不必要的噪声。模拟电路的输出也会对输入信号形成噪声干扰。
21、,精选课件,86,6.4.1利用常识解决噪声的方法,一、调小音量（减小信号摆幅）使得触发器发生切换时，具有较小的能量交换。混合芯片中，最主要的噪声来源是数字信号。二、让摇滚乐队搬进他们自己的屋里将产生噪声的电路部分隔离起来。,精选课件,87,6.4.1利用常识解决噪声的方法,隔离的方法有很多种，其中之一是用一大圈接地的衬底接触把整个模块围起来。而衬底接触的尺寸要选择较大的。接地的导线也应该选择导电良好的粗大导线，不要使用很细的导线。保护环或保护带，作用都是为了屏蔽噪声。,精选课件,88,6.4.1利用常识解决噪声的方法,精选课件,89,6.4.1利用常识解决噪声的方法,三、回到自己的屋里将受保
22、护的电路模块也放到保护环之内，所谓的双重隔离。保护带应该严密（把窗子关好）,精选课件,90,6.4.1利用常识解决噪声的方法,四、安排时序将噪声电路和受保护电路的操作时间错开。这是电路设计的一个手段，但是版图设计人员可以在必要的时候提出建议。如图6.6,精选课件,91,6.4.1利用常识解决噪声的方法,精选课件,92,6.4.1利用常识解决噪声的方法,五、远离噪声,精选课件,93,6.4.2导线方面的解决方法,采用一些布线技术，使电路图变成对噪声不敏感的版图。一、同轴屏蔽保护措施类似于同轴电缆线。图6.9 用M1屏蔽信号，6.106.12都是各种屏蔽模式。,精选课件,94,6.4.2导线方面的
23、解决方法,精选课件,95,6.4.2导线方面的解决方法,精选课件,96,6.4.2导线方面的解决方法,精选课件,97,6.4.2导线方面的解决方法,精选课件,98,6.4.2导线方面的解决方法,二、差分信号差分逻辑具有很强的抗噪声能力。当电路中的噪声问题十分严重时，很多人都会依赖差分系统来解决问题。如图6.13中，两路差分信号在传输过程中遇到了噪声，由于它们是相反的信号，因此最后相减形成差分信号后，是没有干扰的信号。如图6.14所示。,精选课件,99,6.4.2导线方面的解决方法,精选课件,100,6.4.2导线方面的解决方法,精选课件,101,6.4.2导线方面的解决方法,三、去耦供电轨线信
24、号频率越高，就越容易通过电容。在供电轨线上加上去耦电容，可以让噪声通过电容被吸收到接地线，只有很少的噪声能够进入电路中。这些电容的尺寸一般都很大。如图6.15,精选课件,102,6.4.2导线方面的解决方法,精选课件,103,6.4.2导线方面的解决方法,四、层叠供电轨线将供电轨线层叠，得到与上一方法相同的效果，形成的寄生电容，也可以起到屏蔽噪声的作用。当芯片面积比较拥挤时，可以采用这个方法。,精选课件,104,6.4.2导线方面的解决方法,精选课件,105,6.4.2导线方面的解决方法,五、谐波干扰谐波：一个信号的谐波是一个通常比原有信号弱，且其频率位于原有频率的可预见倍数上的信号。电路信号的某个谐波可能正好与需要处理的另一个输入信号的频率一样。这个问题需要与电路设计者协商，可以调整频率，也可以进行防噪声处理。版图设计者需要知道的是，哪些有可能产生的谐波干扰是需要进行处理的。,感谢亲观看此幻灯片，此课件部分内容来源于网络，如有侵权请及时联系我们删除，谢谢配合！,
