《第二讲硬件介绍教材课件.ppt》由会员分享，可在线阅读，更多相关《第二讲硬件介绍教材课件.ppt（46页珍藏版）》请在三一办公上搜索。
1、FPGA/CPLD硬件基础,武 斌,FPGA/CPLD芯片的出现,什么CPLD/FPGA？FPGA/CPLD发展历史 通用固定数字逻辑 PROM、PAL、GAL、PLD 20世纪80年代中期：Xilinx-FPGA；Altera-E/CPLD20世纪90年代中期：ISP技术的高密度器件,CPLD/FPGA器件的优点,集成度高、功耗低、可靠性高、硬件资源丰富 FPGA/PLD开发周期短、投入小、风险小 满足用户多样性需求，避免ASIC风险具有完善先进的开发工具可以反复擦除、编程，方便设计的修改和升级灵活地定义管脚功能保密性较好,CPLD/FPGA的发展趋势,向高集成度、高速度向低电压和低功耗5V
2、3.3V2.5V1.8V1.5V 1.2V内嵌多种功能模块RAM，ROM，PLL，差分接口，硬件乘法器其他可编程IP：cpu，通信接口等向数、模混合可编程方向发展,FPGA/CPLD分类,集成度,度低密度：1万门 中密度：1-10万门高密度：100以上,种类,FPGACPLD,内部结构,基于乘积项（Product-Term）技术,基于查找表（Look-Up table）技术,基于反熔丝（Anti-fuse）技术 OTPActel器件,FPGA/CPLD分类,基于查找表 1，SRAM 工艺的大规模FPGA(10,000门以上)，可反复在线编程，每次上电需重新下载，实际应用时需外挂EEPROM用于
3、保存程序。2，EEPROM 或Flash工艺的中小规模FPGA(5,000门以下)，反复编程，不用每次上电重新下载。,FPGA基本原理用RAM实现组合逻辑,000,001,010,011,100,101,110,111,0,0,1,1,1,1,0,0,多路器,A B C,F,Addr：A B C（查找表 结构 look up table）,SRAM,例：用组合逻辑实现”表决逻辑”,乘积项多路器实现LUT实现,查找表的地址译码,N个输入的逻辑函数需要2的N次方的容量的SRAM来实现，一般多个输入的查找表采用多个逻辑块级连的方式,逻辑元件符号表示,PLD的逻辑符号表示方法,与门,乘积项,PROM结
4、构,与阵列为全译码阵列，2n最小项。因此PROM一般只用于数据存储器，也可实现逻辑函数。EPROM和EEPROM,用PROM实现组合逻辑,实现的函数为：,固定连接点（与）,编程连接点（或）,与阵列为全译码阵列。或阵列为可编程阵列。EPROM和EEPROM,AnBnCn,AnBn,AnCn,BnCn,例：用PROM实现全加器,PAL结构原理与PROM区别,GAL结构,GAL器件：用可编程的输出逻辑宏单元（OLMC）代替固定的或阵列，可实现时序电路。,逻辑宏单元,OLMC,CPLD内部结构（Altera的MAX7000S系列）,逻辑阵列模块,I/O单元,连线资源,逻辑阵列模块中包含16宏单元,宏单
5、元内部结构,乘积项逻辑阵列,乘积项选择矩阵,可编程触发器,扩展乘积项,可编程互连线,FPGA的可编程互连线采用一次性的反熔丝和采用多路开关实现逻辑。,可编程连线阵列PIA,I/O控制块,FPGA结构原理图,三个部分组成：可编程逻辑块（LAB）可编程输入输出模块（IOB）可编程内部连线（PIC）,IOB,LAB包含多个逻辑单元（LE）,PIC,Each LAB consists of the fo 16 LEs，LAB control signals，LE carry chains Register chains，Local interconnect,LE(logic element)内部结构,
6、CYCLONE的两种模式,LE in Normal Mode,LE in Arithmetic Mode,查找表的逻辑扩展原理,N个输入的逻辑函数需要2的N次方的容量的SRAM来实现，一般多于输入的查找表采用多个逻辑块级连的方式,查找表,与门,查找表,与门,查找表,与门,d3:0,d7:4,d11:8,可编程互连线,FPGA的可编程互连线采用一次性的反熔丝和采用多路开关实现逻辑。,编程后的逻辑连接示例,A,B,可编程的I/O单元,能兼容TTL和CMOS多种接口和电压标准可配置为输入、输出、双向、集电极开路和三态等形式能提供适当的驱动电流降低功耗，防止过冲和减少电源噪声支持多种接口电压（降低功耗
7、）1.20.5um,5V0.35um,3.3V0.25um,internal 2.5V,I/O3.3V0.18um,internal 1.8V,I/O，2.5V and 3.3V,差分接口,可编程连线阵列,在各个逻辑宏单元之间以及逻辑宏单元与I/O单元之间提供信号连接的网络CPLD中一般采用固定长度的线段来进行连接，因此信号传输的延时是固定的，使得时间性能容易预测。,FPGA中的嵌入式阵列（EAB）,Embedded Memory用途实现比较复杂的函数的查找表，如正弦、余弦等。可实现多种存储器功能，如RAM，ROM，双口RAM，FIFO，Stack等灵活配置方法：2568，也可配成5124,P
8、hase-Locked Loops(PLL),Embedded Multipliers,embedded multiplier blocks optimized for Embedded multiplier-intensive digital signal processing(DSP)functions,CPLD与FPGA的区别,FPGA与CPLD的区别,FPGA为非连续式布线，CPLD为连续式布线。FPGA器件在每次编程时实现的逻辑功能一样，但走的路线不同，因此延时不易控制，要求开发软件允许工程师对关键的路线给予限制。CPLD每次布线路径一样，CPLD的连续式互连结构利用具有同样长度的一
9、些金属线实现逻辑单元之间的互连。连续式互连结构消除了分段式互连结构在定时上的差异，并在逻辑单元之间提供快速且具有固定延时的通路。CPLD的延时较小。,CPLD/FPGA的编程与配置,在系统编程技术(ISPIn System Program),对CPLD/FPGA的逻辑功能可在线随时进行修改,由Lattice公司率先发明优点：方便硬件的调试方便硬件版本的升级，类似于软件升级,In System Program,在系统编程技术,芯片安装与下载,1.将PLD/FPGA焊在PCB板上 2.接好编程电缆 3.现场烧写PLD芯片,编程引脚,边界扫描测试技术BSTBoundary Scan Test,据IE
10、EE1149.1标准JTAG，用于解决大规模集成电路的测试问题。现在新开发的可编程器件都支持边界扫描技术，并将其作为ISP接口。在DSP开发和嵌入式处理器的开发中应用得非常广泛。,边界测试原理,主要CPLD/FPGA产品介绍,Xilinx公司器件,1.Virtex-6系列FPGA,2.Spartan-6器件系列,3.XC9500/XC9500XL系列CPLD,4.Xilinx Spartan-3A系列器件,5.Xilinx的IP核,1.Stratix 4/6 系列FPGA,2.Cyclone 4系列FPGA,3.Cyclone系列FPGA（低成本FPGA）,4.Cyclone II系列FPGA
11、,5.Cyclone III系列FPGA,6.MAX系列CPLD,7.MAX II系列器件,8.Altera宏功能块及IP核,Altera公司的器件,Xilinx 的SOPC概况,Virtex-II Pro,2003,0.13m深亚微米CMOS工艺,Power PC405处理器硬核,3.125Gb/s极速双向串行传送器,Virtex-II FPGA,Virtex-4FX,2004,90nm深亚微米CMOS工艺 9层铜布线,Power PC405处理器硬核,10Gb/s极速双向串行传送器,Virtex-4FPGA,2-4个三模式以太网管理器,大量DSP逻辑资源,例:ALTERA1K100C208,管脚数目：208个电源：3.3V（I/O）2.5V（内核）速度（P-P）250MHz内部资源4992个逻辑单元10万个逻辑门49152 bit的RAM,芯片安装焊接与安装,
