《高精度库仑计.doc》由会员分享，可在线阅读，更多相关《高精度库仑计.doc（16页珍藏版）》请在三一办公上搜索。
1、DS2740高精度库仑计特性15 位双向电流测量(DS2740U) 1.56V LSB，51.2mV 动态范围 引脚配置 OVD18VDD78A LSB，2.56A动态范围(20m外部检流电阻RSNS) 156A LSB，5.12A动态范围(10m外部检流电阻RSNS) PIOSNSIS2234MAX 7 6 5DQ VSSIS1 13 位双向电流测量(DS2740BU) 6.25V LSB，51.2mV 动态范围 312A LSB，2.56A动态范围(20m外部检流电阻RSNS) 625A LSB，5.12A动态范围(10m外部检流电阻RSNS) 模拟输入滤波器(IS1，IS2)扩展动态范围
2、用于脉冲负载 电流累计寄存器分辨率 6.25Vhr (DS2740U 和 DS2740BU) 0.3125mAhr (外部 20m RSNS) 0.6250mAhr (外部 10m RSNS) Maxim 1-Wire接口 唯一的 64 位器件地址 标准和过驱动时序(OVD) 低功耗：工作电流：最大 65A 休眠电流：最大 1A (DS2740U, DS2740BU) 定购信息请参考表 1。 详细引脚说明请参考表 2。 引脚说明OVD 1-Wir e 总线速度选择 PIO 可编程 I/O 引脚 SNS 检流电阻输入 IS2 检流电阻输入 IS1 检流电阻输入 VSS 器件地，电流检流电阻地回路
3、。 DQ 数据输入/输出 VDD 电源输入(2.7V至 5.5V) 1-Wire 是 Dallas Semiconductor 的注册商标，Dallas Semiconductor 是 Maxim Integrated Products, Inc.的全资子公司。 1 of 16 051805 表 1. 定购信息 DS2740 PARTMARKINGDESCRIPTIONDS2740UD274015-Bit Current Resolution, 8-Pin MAXDS2740U+D2740 (see note)15-Bit Current Resolution, Lead-Free 8-Pin
4、 MAXDS2740U/T&RD274015-Bit Current Resolution, 8-Pin MAX, Tape-and-ReelDS2740U+T&RD2740 (see note)15-Bit Current Resolution, Lead-Free 8-Pin MAX, Tape-and-ReelDS2740BU2740B13-Bit Current Resolution, 8-Pin MAXDS2740BU+2740B (see note)13-Bit Current Resolution, Lead-Free 8-Pin MAXDS2740BU/T&R2740B13-B
5、it Current Resolution, 8-Pin MAX, Tape-and-ReelDS2740BU+T&R2740B (see note)13-Bit Current Resolution, Lead-Free 8-Pin MAX, Tape-and-Reel注：“+”号标示在封装的第 1 引脚附近。 TM说明DS2740 非常适合于为成本敏感的应用提供高精度电流流量数据，以实现电池容量监视。电流采用双向测量，动态范围高达 15 位(DS2740U)或 13 位(DS2740BU)，净流量在一个 16 位独立寄存器中进行累计。通过 1-Wire 接口，DS2740 允许主系统对其状
6、态和电流测量寄存器进行读/写访问。每个器件都具有工厂编程的 64 位唯一网络地址，允许主系统单独寻址，支持多电池槽协同工作。接口可工作于标准或过驱动时序。 虽然DS2740 主要设计为用 于主系统中， 但同样也可安装 在电池组中。 利用DS2740 和FuelPack算法，以及主机的温度和电压测量，可构成一个完整而精确的解决方案，用于估计剩余容量。 FuelPack 是 Dallas Semiconductor 的商标，Dallas Semiconductor 是 Maxim Integrated Products, Inc.的全资子公司。 2 of 16 图 1. 方框图DS2740 VDD
7、STATUS/CONTROLPIO DQ 1-WIRE INTERFACE AND ADDRESS ACCUMULATEDCURRENTCURRENTTIMEBASE15-Bit + SignADCSNSR 10 k IS2CF RSNSIS1R10 kCHIPGROUNDVSS3 of 16 表 2. 详细引脚说明DS2740 PINSYMBOLDESCRIPTIONOVD11-Wire Bus Speed Control. Input logic level selects the speed of the 1-Wire bus. Logic 1 selects overdrive (OV
8、D) and Logic 0 selects standardtiming (STD). On a multidrop bus, all devices must operate at samespeed.PIO2Programmable I/O Pin. Programmed as input or output through internalregisters. Open-drain output sufficient for LED or vibrator activation.SNS3Current-Sense Resistor InputIS24Current-Sense Inpu
9、t. Connected to SNS through a 10k resistor toallow filtering of the current waveform by an external capacitor.IS15filterrrieng -of the c Iurrpeunt wCaovnefortme t htro ugSSh tanr euxter n al ckapa rcitoisrt.or to allowVSS6Device Ground, Current-Sense Resistor Return. Connect directly tothe negative
10、terminal of the battery cell.DQ7Data I/O Pin. Operates bidirectionally with open-drain output driver.Internal 1A pulldown aids in sensing pack removal and Sleep-modeactivation.VDD8Power-Supply Input. Connects to system voltage supply or positiveterminal of battery cell.图 2. 应用实例System Supply or2.7V
11、to 5.5V Battery Pack Positive150DATA PIO 150 330 * * DQPIOSNSIS2DS2740VDDOVDVSSIS1104ConnectionToSystem GND RSNS104Battery Negative * 5.6V zener recommended for ESD protection when DATA or PIOcontacts exposed, such as a removable battery pack application4 of 16 供电模式 DS2740 DS2740 具有两种供电 模式：工作模式和休眠模式
12、。在工作模式下，DS2740 作为一个高精度库仑计连 续测量和 累计电流 ，并将结 果更新 到测量寄 存器中。 可以对所 有寄存器 进行读 写操作。 PIO引脚处 于活动状态。 在休眠模式 下，DS2740 工作 于低功耗模 式，不进行电 流测量。当VDD 2V时，可以通过串口对电流、累计电流以及状态/控制寄存器进行访问。 发生下列条件时，DS2740 从休眠模式转换为工作模式： 1) DQ VIH，且VDD UV门限，或 2) VDD从低于UV门限上升至高于UV门限。 发生下列条件时，DS2740 从工作模式转换为休眠模式： 1) VDD跌落到UV门限以下，或 2) SMOD = 1，以及D
13、Q VIL的时间超过 2s。 电流测量 在工作模式下，DS2740 通过测量低阻值检流电阻RSNS两端的电压差来持续测量流入和流出电池的14 13 12 11 10 9 8 7 6 5 4 3 2 1 0电流。为了扩展脉冲型负载电流的输入范围，可以在IS1 和IS2 引脚之间连接一个电容以对该电压信号进行滤波。外部电容和两个内部电阻在ADC输入端形成了一个低通滤波器。IS1 和IS2 之间的电压检测范围为 51.2mV。转换周期 内，只要连续信号或平均信号 电平(滤波后)不超过51.2mV，则可对幅度可高达 102mV的输入峰值信号进行转换。ADC以 18.6kHz的速率对IS1 和IS2 之
14、间的输入进行差 分采样，并在每 个转换周期完成 时更新电流寄存 器。各种分辨率 选项时的转换时 间在下面的表格中列出。可提供两种分辨率选 项。图 3 给出了各种选项 中电流测量寄存器的格式和分辨率。“S”表示符号位。 图 3. 电流寄存器格式 DS2740U: Units: 1.5625V/RSNS, 15-bit + sign resolution, 3.5s conversion period. DS2740BU: Units: 6.250V/RSNS, 13-bit + sign resolution, 0.875s conversion period. MSBAddress 0Eh L
15、SBAddress 0FhS 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2MSb LSb MSb LSbFull-scale magnitude: 51.2mV 5 of 16 ACR LSBPARTRSNS20m15m10m5mDS2740U3.515sDS2740BU0.878sDS2740 PART DS2740U CONVERSION TIME 3.515s VIS1 - VIS2CURRENT RESOLUTION (1 LSB) RSNS20m 15m 10m 5m DS2740BU 0.878s 1.5625V6.250V 78.13A312.5A104.2A416
16、.7A156.3A 625A 312.5A 1.250mA每进行第 1024 次转换时，ADC 测量其输入失调以进行失调校准。在 DS2740U 中，大约每小时进行一次失调校准，而在 DS2740BU 中，则大约每小时进行四次。所得到的校准系数用来校准随后的 1023 次测量结果。在输入失调转换过程中，ADC 不测量 IS1 和 IS2 两端的信号。累计电流寄存器(ACR)中的最 大误差可能达到 1/1024；但为 了减小该误差 ，电流寄存器 采用失调转换前 的那次电流测量 结果替代电流累 计过程中漏掉的 电流测量。这就 使得失调校准所 带来的累计电流 误差远小于 1/1024。 14 13
17、12 11 10 9 8 7 6 5 4 3 2 1 0电流累计 每一 次转换周期 结束时， 电流测量 值在片内 求和或累 计，累计 结果存储在 累计电流 寄存器(ACR)内。ACR 的精度取决于电流测量精度和转换时基精度。ACR 的范围为204.8mVh，一个 LSb 为6.25Vh。额外的存储器保留了每次累计结果的小数部分，但用户无法访问这些位。可以 对 ACR 进 行读和写访 问。写操 作 ACR 将 清除小数累 计结果。 同时，写 ACR 时， 将强制ADC 测量其失调并更新内部失调校准因数。在写 ACR 后的第二次转换时开始电流测量和累计。图 4 给出了 ACR 的地址、格式和分辨率
18、 。 图 4. 电流累计寄存器的格式 MSBAddress 10h LSBAddress 11h S 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2MSb LSb MSb LSbUnits: 6.25Vh/RSNSUPDATE INTERVAL VIS1 - VIS26.25Vh 312.5Ah 416.7Ah625Ah 1.250mAh 6 of 16 DS2740 PART DS2740U VIS1 - VIS220m ACR RANGE RSNS15m 10m 5m DS2740BU 204.8mVh 10.24Ah 13.65Ah 20.48Ah 40.96Ah 存储器 D
19、S2740 具 有作为测 量、状 态指示和 控制寄存 器的存储 器空间 。读取双 字节寄存 器的MSB时，MSB 和LSB 同时被锁存，并且在读数据命令期间保持不变，以防止在读取数据期间刷新LSB，保证两个 寄存器字节之间 的同步。为获得 一致的结果，务 必在同一个读数 据命令期间读取 双字节寄存器的 MSB 和 LSB。 表 3. 存储器映射 ADDRESS (HEX) 00 01 02 to 07 Reserved Status Register Reserved DESCRIPTION READ/WRITE R/W 08 09 to 0D 0E 0F 10 11 12 to FF Spe
20、cial Feature Register Reserved Current Register MSB Current Register LSB Accumulated Current Register MSB Accumulated Current Register LSB Reserved R/W R R R/W R/W 状态寄存器 状态寄存器的格式如图 5 所示。各位的功能将在下面的段落中详细说明。 图 5. 状态寄存器格式 ADDRESS 01h BIT 7 BIT 6 BIT 5 BIT 4 BIT 3 BIT 2 BIT 1 BIT 0 X SMOD X RNAOPX X X XS
21、MOD休眠模式使能。该位的值为 1 时，允许 DS2740 在 DQ 被拉低的时间超过 2s 后进入休眠模式；为 0 时禁止与 DQ 相关的休眠模式转换。上电缺省状态为 SMOD = 0。 RNAOP读网络地址操作码。该位为 0 时设置读网络地址命令的操作码为 33h，为 1 时设置操作码为 39h。上电复位状态为 RNAOP = 0。 X保留位。 7 of 16 特殊功能寄存器 特殊功能寄存器的格式如图 6 所示。各位的功能将在下面的段落中详细说明。 图 6. 特殊功能寄存器格式ADDRESS 08h BIT 7 BIT 6 BIT 5 BIT 4 BIT 3 BIT 2 BIT 1 BIT
22、 0 DS2740 XPIOXXXXXXPIOPIO引脚检测和控制。该位可进行读和写。PIO位写0 时将使能PIO漏 极开路输出驱 动器，拉低PIO引脚。 PIO位写1 时将禁止输 出驱动器， 允许PIO引脚拉高或 用作输入。 读PIO位 将返回PIO引脚的逻辑电 平。注：如 果PIO悬 空，弱下拉 将拉低该引脚 。在初始上 电、DS2740 进 入休眠模式或DQ为低的时间超过tSLEEP (与SMOD引脚的状态无关)时，PIO复位至 1。 X保留位。 1-Wire 总线系统 1-Wire 总线是具有单个主机和一个或多个从机的系统。多节点总线是挂接了多个从机的 1-Wire 总线。而单节点总线
23、上仅具有一个从机设备。在任何情况下，DS2740 都是从机。主机系统中的总线主机通常是一个微处理器。对该总线系统的讨论 分为四个部分：64 位网络地址、硬件配置、处理流程以及 1-Wire 信令。 64 位网络地址 每个 DS2740 都带有唯一的、由工厂设置的 64 位 1-Wire 网络地址。前 8 位是 1-Wire 家 族码(DS2740 的家族码为 36h)。之后的 48 位是唯一序列码。最后 8 位是前 56 位的循环冗余校验码(CRC) (参见图 7)。64 位网络地址和器件内置的 1-Wire I/O 电路允许 DS2740 通过 1-Wire 协议与主机通信，1-Wire 协
24、议的详细说明见本数据资料的 1-W ire 总线系统一节。 图 7. 1-Wire 网络地址格式8-BIT CRC48-BIT SERIAL NUMBER8-BIT FAMILYCODE (36h)MSb LSb CRC 校验 DS2740 带有 8 位 CRC 校验码，存储在 1-Wire 网络地址的最高字节中。为了确保地址的无差错传输，主机系统可根据网络地址的前 56 位计算出 CRC 校验码，并与来自 DS2740 的 CRC 进行比较。系统主机验算该 CRC 值并根据结果采取相应措施。DS2740 不比较 CRC 校验码，也不会在CRC 不匹配时阻止命令的继续执行。正确使用 CRC 可
25、使通信信道具有极高的完整性。 8 of 16 主机可利用图DS2740 8 所示的由移位寄存器和异或门组成的电路生成 CRC，也可由软件生成CRC。更多有关Maxim 1-Wire CRC的信息请参考应用笔记 27：理解和运用Maxim iButton产品中的循环冗余校验(CRC)。(该应用笔记可从Maxim的公司网站www.maxim-下载。) 在图 8 所示的电路中，首先将移位寄存器的各位初始化为 0。然后 从家族码的最低有效位开始逐位移入。移入家族码的第 8 位后，开始移入序列号。序列号的第 48 位移入后，移位寄存器中的值就是 CRC 值。 图 8. 1-Wire CRC 校验框图IN
26、PUTMSb XORXORLSb XOR硬件配置 由于 1-Wire 总线系统中仅具有一根数据线，因此在适当的时间驱动总线上的各个设备非常重要。为简化操作，挂接在 1-Wire 总线上的各器件都必须通过漏极开路或三态输出驱动器来连接总线。DS2740 采用漏极开路输出驱动器作为双向接口电路，如图 9 所示。如果总线主机没有可利用的双向引脚，可将独立的输入和输出引脚连接在一起。 1-Wire 总线 要 求在 总 线 主机 侧 连 接一 个 上 拉电 阻 。对 于 较 短的 数 据 线长 度 ， 该电 阻 的值 约 为5k。 1-Wire 总线的空闲状态为高电平。如果由于某种原因需要暂停总线操作，
27、总线必须保持在空闲状态以便稍后恢复操作。如果总线保持低 电平的时间超过 120s (在高速模式下为 16s)，则总线上的从器件会将该低电平周期理解为复位脉冲，从而终止操作。 DS2740 可运行于两种通信速率模式，即标准速率模式和高速模式。速率模式由 OVD 引脚的输入逻辑电 平确定，逻 辑 0 选择标 准速率模式 ，而逻辑 1 选 择高速模式 。在以复位 脉冲发起操 作之前，OVD 引脚必须保持为稳定的逻辑 0 或 1。多节点总线上所有 1-Wire 器件必须运行于相同的通信速率，以实现正常工作。标准速率模式和高速模式的 1-Wire 时序在 Electrical Characteristi
28、cs: 1-Wire Interface 表格中列出。 iButton是Dallas Semiconductor的注册商标，Dallas Semiconductor是Maxim Integrated Products, Inc.的全资子公司。 9 of 16 图 9. 1-Wire 总线接口电路BUS MASTER V(2.0V to 5.5V) DS2740 1-Wire PORT DS2740 RxTx4.7kRx = RECEIVE Tx = TRANSMIT 1A(typ)100 MOSFET Rx Tx 处理流程 通过 1-Wire 端口访问 DS2740 的协议如下： 初始化 网络
29、地址命令 功能命令 传输/数据 以下各章节将详细说明这些步骤。 1-Wire 总线的所有操作都以初始化过程开始，由总线主机发送的复位 脉冲以及DS2740 和总线上其他从机 同时发出的在线 应答脉冲组成。 在线应答脉冲向 总线主机报告总 线上的一个或多 个从设备已准备就绪。更多详细信息请参考 1-Wire 信令章节。 网络地址命令 总线主机检测到一个或多个从设备的应答脉冲后， 可发 送下 列各 段落所 描述 的网 络地 址命令 之一。在方括号中，各网络地址命令的名称后是该命令的 8 位操作码。图 10 给出了网络地址命令的流程图。 Read Net Address 33h 或 39h：该命令允
30、许总线主机读取 DS2740 的 1-Wire 网络地址。只有当总线上挂接 单个从机设备时 才能使用该命令 。如果总线上挂 接了多个从机设 备，则所有从机 试图同时发送 数据时(漏极开路产生“线与”结果)，将 会发生数据冲 突。状态寄 存器的 RNAOP 位选择该命令的操作码，RNAOP = 0 表示操作码为 33h，RNAOP = 1 表示操作码为 39h。 Match Net Address 55h：该命令允许总线主机访问 1-Wire 总线上某个特定的 DS2740。只有被寻址的 DS2740 才会响应随后的功能命 令。所有其他从机设备 忽略功能命令并等待复 位脉冲。该命令适用于总线上挂
31、接一个或多个从机的情况。 10 of 16 DS2740 Skip Net Address CCh：总线上仅有一个 DS2740 时，该命令允许总线主机在不指定从设备地址的情况下 发送功能命令， 从而节约时间。 如果总线上挂接 了多个从机，所 有从机在随后的 功能命令中同时发送数据会产生数据冲突。 Search Net Address F0h：该命令允许总线主机采用排除法来识别总线上所有从机的 1-Wire网络地址。该 搜索过程重复三 个简单的步骤： 读一位、读该位 的补码、然后写 入该位的期望值 。总线主机对网络地址的每一位都执行这个简单的三步流程。在完整的遍历所有 64 位之后，总线主机可
32、得到一个 从机地址。然后 ，可通过反复执 行该过程识别其 余从机的地址。 有关网络地址搜 索的全面讨论，请参阅 Book of DS19xx iButton Standards的第 5 章，其中还包括一个实例。(该 资料可从Maxim公司的网站www.maxim-下载。) Resume A5h：在 多节点 应用 环境中 需要多 次访 问 DS2740 时 ，该 命令可 提高 数据吞 吐能力 。Resume 与 Skip Net Address 命令类似，不必在每次访问 DS2740 时都发送 64 位网络地址。在成功执行 Match Net Address 命令或 Search Net Add
33、ress 命令后，DS2740 内的一个标志会置位。当该标志置 1 后，便可通过 Resume 命令重 复访问 DS2740。访问总线上的其他从机时会清除该标志，从而避免了两个或多个从机同时响应 Resume 命令。 功能命令 在成功执行一个网络地址命令之后，总线主机可通 过下 列各 段落 所描述 的任 意功 能命 令来访 问DS2740，这些命令的总结在表 4 中列出。在方括号中列出了各功能命令的名称，后面为该命令的8 位操作码。 Read Data 69h, XX： 该命令从存 储器地址 XX 开始读取 DS2740 的数据。 地址的最高位 输入后，可立刻读取地址 XX 中数据的最低位。因
34、为接收到每个数据字 节的最高位之后，地址自动递增，因此收到地址 XX 中数据的最高位之后，可立刻即读取地址 XX + 1 中数据的最低位。如果总线主机持续读取超出 FFh 的地址，DS2740 将重新从地址 00 开始输出数据。存储器映射表中标为“Reserved”的 地址包含 不确定的 数据。在 位流的任 何位置，均 可由总线 主机发出 复位脉冲 来终止 Read Data 命令。 Write Data 6Ch, XX：该命令从存储器地址 XX 开始将数据写入 DS2740。输入地址的最高位之后，可立即写入要存储 在地址 XX 处的数据最低位。因为写入每个 数据字节的最高位之后地址自动递增，
35、因此写入要存储到地址 XX 处的数据最高位之后，可立即写入要存储在地址 XX + 1 处的数据最低位。如果总线主机持续写操作超出 FFh 的地址，DS2740 将重新从地址 00 开始写入。对只读地址 、保留地址的写 操作将被忽略。不完整的字节将不被写入。更多 详细信息请参 考存储器章节。 11 of 16 图 10. 网络地址命令流程图 DS2740 MASTER Tx RESET PULSEDS2740 Tx PRESENCE PULSEMASTER Tx NET ADDRESS COMMAND 33h / 39h READNO 55h MATCHNO F0h SEARCH NOCCh S
36、KIP NOA5h RESUME NOYES DS2740 Tx FAMILY CODE 1 BYTE DS2740 Tx SERIAL NUMBER 6 BYTES DS2740 Tx CRC 1 BYTE YES MASTER Tx BIT 0 BIT 0 MATCH ? YES MASTER Tx BIT 1 NO NOYESDS2740 Tx BIT 0DS2740 Tx BIT 0MASTER Tx BIT 0BIT 0 MATCH ? YESDS2740 Tx BIT 1DS2740 Tx BIT 1MASTER Tx BIT 1YESMASTER Tx FUNCTION COMM
37、AND YES RESUMEFLAG SET ? YES MASTER Tx FUNCTION COMMAND NOBIT 1 MATCH ? NO NOBIT 1 MATCH ? YES YESMASTER Tx FUNCTION COMMAND MASTER Tx BIT 63 DS2740 Tx BIT 63DS2740 Tx BIT 63MASTER Tx BIT 63SET RESUME FLAG YES BIT 63 MATCH ? NO 12 of 16 表 4. 功能命令 DS2740 COMMAND Read Data Write Data DESCRIPTION Reads
38、 data from memory starting at address XX Writes data to memory starting at address XX COMMAND PROTOCOL69h, XX 6Ch, XX BUS STATE AFTER COMMAND PROTOCOL Master Rx Master Tx BUS DATA Up to 256 bytes of data Up to 256 bytes of data 1-Wire 信令 1-Wire 总线需 要严格的信 令协议来保证 数据的完整 性。DS2740 使 用以下四种信 令协议：初 始化过程(复位脉
39、冲和随后的在线应答脉冲)、写 0、写 1 以及读数据。除了在线应答脉冲以外，所有其他信令均由总线主机发出。 开始与DS2740 进行任何通信都必需的初始化过程在图 11 中给出。复位脉冲之后的在线应答脉冲表明DS2740 已经准备好接收网络地址命令。总线主机发出(Tx) tRSTL宽的复位脉冲，然后总线主机释放数据线，进入接收模式(Rx)。之后上拉电阻将 1-Wire总线拉至高电平。DS2740 检测 到DQ引脚的上升沿后等待tPDH时间，然后发出tPDL宽的在线应答脉冲。 图 11. 1-Wire 初始化时序 DQtRSTL tPDH tPDL tRSTHPACK+PACK-LINE TYP
40、E LEGEND:BUS MASTER ACTIVE LOWBOTH BUS MASTER AND DS2740 ACTIVE LOWDS2740 ACTIVE LOWRESISTOR PULLUP写时隙 写时隙以总线主机将1-Wire总 线从逻辑高(无效)电平拉至逻 辑低电平开始 。写时隙有两种 类型：写1 和 写0。 所有写 时隙必 须保持tSLOT时间 ，并且 写时隙之 间需要1s的最小恢 复时间 (tREC)。DS2740 将在线路下降沿之后的 15s至 60s之间(高速模式下在 2s至 6s之间)采样 1-Wire总线数据。如果采样时总线为高电平，则为写 1 时隙。如果采样时总线为低
41、电平，则为写 0 时隙(参见图12)。总线主机若要产生写 1 时隙，必须先拉 低总线，然后释放以允许其 在写时隙开始后的 15s (高速模式下为 2s)内拉为高电平。主机若要产生写 0 时隙，必须拉低总线，并在写时隙持续时间内保持为低电平。 13 of 16 读时隙 读时隙以总线主机将电平 的时间至 少持续DS2740 1-Wire总 线从逻辑高电平拉至逻辑低电平开始。总线主 机必须使总线保持低1s， 然后再释 放总线 允许DS2740 输出有效数据。总线主机在读时隙开始tRDV时间后采样 数据。DS2740 在读时隙结束时释放总线，允许外部上 拉电阻将其拉至高电平。所有读时隙必须持续tSLOT，并且在读时隙之间需要 1s的最小恢
