光纤陀螺中AD转换器研究背景目的意义及现状.doc

上传人:仙人指路1688 文档编号:4138507 上传时间:2023-04-07 格式:DOC 页数:4 大小:194KB
返回 下载 相关 举报
光纤陀螺中AD转换器研究背景目的意义及现状.doc_第1页
第1页 / 共4页
光纤陀螺中AD转换器研究背景目的意义及现状.doc_第2页
第2页 / 共4页
光纤陀螺中AD转换器研究背景目的意义及现状.doc_第3页
第3页 / 共4页
光纤陀螺中AD转换器研究背景目的意义及现状.doc_第4页
第4页 / 共4页
亲,该文档总共4页,全部预览完了,如果喜欢就下载吧!
资源描述

《光纤陀螺中AD转换器研究背景目的意义及现状.doc》由会员分享,可在线阅读,更多相关《光纤陀螺中AD转换器研究背景目的意义及现状.doc(4页珍藏版)》请在三一办公上搜索。

1、光纤陀螺中AD转换器研究背景目的意义及现状1研究背景12 研究意义与研究目的13 国内外研究现状21研究背景光纤陀螺是当今世界上最新型的陀螺,是陀螺家族的后起之秀,是各种惯性导航和制导的一种最有发展前途的传感器,现在光纤陀螺技术正在高速发展,因而引起人们广泛注意。光纤陀螺的基本功能是敏感角位移和角速度,在航空、航海、航天、兵器以及其他一些领域中,有着十分广泛的应用。在航空上,陀螺仪用来测量飞机的姿态角和角速度,成为飞行驾驶的重要仪表。在航海上,陀螺仪已经成为航行的重要导航仪器,同时也可以为舰船上的火炮控制、鱼雷、导弹、声纳、雷达及自动舵等装置提供基准。在航天上,陀螺仪则是人造卫星、宇宙飞船等航

2、天飞行器姿态控制系统的重要组成部件。在近、中程战术导弹的控制系统中,广泛用于测量导弹的俯仰角、横滚角及偏航角。在民用方面,陀螺仪还可为地面设施、矿山隧道、地下铁路、石油钻井提供精确的方位基准。同时陀螺仪还是飞机、舰船、导弹、航天飞行器等运载体的惯性导航系统中的极其重要的传感器。光纤陀螺作为继光陀螺仪之后出现的新一代陀螺,自诞生之日起以其无可比拟的优点,已经逐渐成为惯性导航系统中不可缺少的组成部分,各国的研制工作已经取得了重大的进展。以陀螺仪和加速度计为敏感器的惯导系统,是光纤陀螺仪的经典应用。光纤陀螺仪的研制对惯性导航和控制领域十分重要,随着计算机、微电子和光纤技术的发展和应用,它将取代传统的

3、机械陀螺和平台惯导系统。2 研究意义与研究目的应用光纤陀螺,必然要对其采集到的模拟数据进行A/D转换,得到我们分析处理所需的数字量。而光纤陀螺输出信号的测量范围,决定了其输出模拟电压的范围较宽。因此,为兼顾其数据转换精度与测量范围,在A/D器件转化设计中,需要根据输入电压值来调节其增益,实现在小信号时能够保证16位的转换精度,同时又能够满足+12V-12V的输入范围。根据应用背景的要求,系统设计以高集成度的芯片为核心,采用VHDL语言进行时序控制、增益设置变换,使系统灵活性强,具有通用能力好,易于开发和扩展等优点。3 国内外研究现状用VHDL或者Verilog HDL语言对CPLD或FPGA编

4、程来实现对A/D器件的控制已经很常用,由于其更易实现,在某些领域甚至用这种方法取代了传统的单片机控制ADC的方法。图1是由内蒙古工业大学的户国强等人基于FPGA的A/D换采样控制模块的设计的控制原理图。图1基于FPGA的A/D转换采样控制原理图该设计采用FPGA芯片EP1C6T144C8来对ADC0809进行采样控制,并对数据进行处理,可将数据用LED显示出来。如图1所示,芯片EP1C6T144C8在对ADC0809控制时产生START转换启动信号,ALE地址锁存允许信号(高电平有效),在工作过程中,FPGA不断读入转换结束信号EOC判断AD0809转换是否结束。当EOC发出一个正脉冲时,表示

5、A/D转换结束,此时开启输出允许OE,打开ADC0809的三态缓冲锁存器将转换好的8位二进制数输入FPGA芯片中。通过查找表的方法将8位二进制数转换成12位BCD码。另一个例子是胡远望与廖冬初基于VHDL用FPGA来控制串行A/D的电路设计技术。用FPGA设计的采样控制器ADPT与A/D转换器ADC08138的接口电路如图2所示,其中/CS为ADC08138的片选信号,转换开始时为低电平。图2 基于VHDL的高速串行A/D转换器控制设计器件接口图每个时钟上升沿数据从DI输入到其内部的MUX地址转换寄存器。出现在线上的第一个逻辑“1”为启动位“START”。启动位后的第2位到第4位分别为SGL/

6、DIFF、ODD/SIGN、SELECT BIT1、SELECT BIT0,由它们来决定ADC08138的工作方式。其中SGL/DIFF与COM决定是按单端、差分还是准差分方式进行工作。当SARS为高电平时,表示正处于转换状态,这时DI线无效,内部自动加入1/2个时钟后开始采样,每个时钟下降沿数据送至数据输出端。经过8个时钟周期,转换结束,SARS为低电平。/SE为移位方式控制端,高电平时,移出的数据即转换的结果,先是高位字节(MSB);低电平时,先移出低字节(LSB)。近来在国外,FPGA也越来越多应用在电力电子数字控制系统中,这当然也包括控制ADC。一个典型的数字电力电子系统如图3所示。图3 电力电子数字系统方框图现在硬件编程语言已不仅限于选择VHDL或者Verilog HDL,还有出现不久的但是功能强大的System C或System Verilog等硬件描述语言;而且CPLD/FPGA的性能也越来越强大,越来越适用于控制领域。随着技术的发展,ADC的精度越来越高,从6位、8位到现在的24位、甚至28位;性能越来越好,由原来的单通道输入到现在的多通道输入,有的还内置可编程增益调节模块,可以实现小信号的高精度转换。

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 办公文档 > 其他范文


备案号:宁ICP备20000045号-2

经营许可证:宁B2-20210002

宁公网安备 64010402000987号