《毕业设计（论文）基于DDS芯片AD9850的正弦发生器.doc》由会员分享，可在线阅读，更多相关《毕业设计（论文）基于DDS芯片AD9850的正弦发生器.doc（87页珍藏版）》请在三一办公上搜索。
1、基于DDS芯片AD9850的正弦发生器摘 要数字化是目前无线电技术的发展趋势，它具有可靠性高、灵活性强、易大规模集成等优点。而直接数字合成技术DDS(direct digital synthesis)正是适应数字通信的发展趋势而产生的。直接数字合成DDS是一种基于波形存储的频率合成技术。它具有频率转换时间短、频率分辨率高、输出相位连续、相位噪声小及可编程等突出特点，在通信和雷达领域中得到了广泛的应用。所以，研究用直接数字合成技术（DDS）合成信号波形具有广泛的现实意义。论文中论述的系统以直接数字合成技术为基础，采用在线可编程单片机AT89S52为主控制器，结合直接数字频率合成芯片AD9850，
2、实现了从1Hz到20MHz步进为1Hz的频率可调正弦信号以及方波信号的产生。整个系统具有结构简单，控制灵活，信号精度高等特点。设计中，32位频率控制字计算采用了查表与计算相结合的算法，该算法简单快捷，且节约存储空间。本文主要分以下几章进行论述。第一章是对研究背景、目的和内容的介绍；第二章是原理及相关设计工具介绍；第三、四章是系统总体设计和详细设计部分；第五章是系统调试与分析部分；第六章是结论与展望。 关键词: DDS ,AT89S52，AD9850，信号发生器ABSTRACTThe digitization is the present radio technology development
3、 tendency, it has the reliability high, the flexibility strong, merit and so on easy large scale integration. But direct digital synthesis technology DDS (direct digital synthesis) is precisely adapts the digital communication development tendency to produce. The direct digital synthesizes DDS is on
4、e kind the frequency synthesis technology which saves based on the profile. It has the frequency switching time short, the frequency resolution high, the output phase continuously, the phase noise small and is programmable and so on the prominent characteristic, obtained the widespread application i
5、n the correspondence and the radar domain. Therefore, study with the direct digital synthesis technology (DDS) to composite signal profile has the widespread practical significance. In the paper elaborates the system take the direct digital synthesis technology as a foundation, uses the on-line prog
6、rammable monolithic integrated circuit AT89S52 as the primarily controller, union direct digital frequency synthesis chip AD9850, realized step has entered from 1Hz to 20MHz with the 1Hz frequency may adjust the sine signal as well as the square-wave signal production. The overall system has the str
7、ucture simply, the control is nimble, signal precision higher characteristic. In the design, 32 frequencies control words computation has used the algorithm which Zha Biao and the computation unifies, this algorithm is simple quickly, also saves the storage space. The article main following several
8、chapters carry on the elaboration. First chapter is to studies the background, the goal and the content introduction; Second chapter is the principle and the correlation design tool introduction; Third, four chapters are the system design and the detailed design part; Fifth chapter is the system deb
9、ugging and the analysis part; Sixth chapter is the conclusion and the forecast.KEY WORDS ：DDS ,AT89S52，AD9850， signal generator目录第一章 概 述51.2 主要研究内容51.3 论文章节安排5第二章 基本原理62.1 DDS的基本原理62.2 DDS的信号质量分析72.2.1 DDS信号源的性能指标：72.2.2 DDS的优点82.2.3 DDS的局限性92.2.4 DDS的总体概述92.3 实现DDS的三种技术方案102.3.1 采用高性能DDS单片电路的解决方案10
10、2.3.2 采用低频正弦波DDS单片电路的解决方案102.3.3自行设计的基于FPGA芯片的解决方案112.4系统解决方案112.5 相关器件介绍112.5.1 AD9850介绍112.5.2 AT89S52介绍142.5.3 8279介绍152.6 相关软件介绍172.6.1 电路设计软件PROTEL DXP介绍172.6.2 单片机开发软件Keil C51简介182.6.3 下载软件ISP EXPERT简介18第三章 总体设计203.1 系统功能总体描述203.2 硬件总体设计203.3 软件总体设计21第四章 详细设计234.1 系统功能详细描述与参数指标234.2 硬件详细设计介绍23
11、4.2.1 键盘显示电路的设计234.2.2 DDS波形产生电路设计244.2.3 单片机控制电路设计264.2.4 硬件电路抗干扰性设计294.2.5 低通滤波器设计304.3系统硬件原理图324.4 硬件PCB图344.5 软件详细设计344.5.1 初始化程序模块354.5.1.1单片机的初始化354.5.1.2 8279初始化354.5.1.3 AD9850的初始化364.5.2 键盘显示程序模块364.5.2.1 键盘扫描364.5.2.2 键值转换374.5.2.3 键值显示374.5.3频率控制字计算模块374.5.3.1 频率控制字的计算374.5.3.2 频率控制字的算法37
12、4.5.3.3 频率控制字表的确定394.5.3.4 频率控制字计算流程图404.5.4 频率控制字传输模块414.5.5 系统总体软件流程图41第五章 系统调试及分析425.1 调试内容与目的425.1.1 调试目的425.1.2 调试内容425.1.3 调试环境与使用仪器425.2 调试步骤设计435.2.1 检查测试435.2.2 分步调试435.2.3 综合调试435.3 调试过程与结果分析445.3.1 调试过程445.3.2 输出频率数据445.3.3 结果分析445.4 产生的问题与分析455.5 设计结果分析46第六章 结论与展望476.1 结论476.2 展望47参考文献48
13、附录1 主程序49附录 2 频率控制字表生成程序65附录 3 频率控制字表80附录4 实物图82第一章 概 述1.1 研究背景与意义频率合成器技术是现代电子系统中的一项关键技术，频率合成器作为雷达、通信、电子对抗等电子系统的重要基础设备，总是对这些系统某些主要指标的最终性能起着决定性的影响。直接数字频率合成器(DDS)是近年来迅速发展起来的新的频率合成方法，它将先进的数字信号处理理论与方法引入频率合成领域，从相位的概念出发，采用了数字采样技术进行信号合成。与其它频率合成方法相比，直接数字频率合成器(DDS)具有频率转换速度快，频率分辨率高，输出相位连续，可编程和全数字化便于集成等突出优点，因此
14、，它得到了越来越广泛的应用，成为众多电子系统中不可缺少的组成部分。美国AD公司推出的高集成度频率合成器AD9850便是采用DDS技术的典型产品之一。随着直接数字频率合成技术（DDS）越来越成熟， DDS的应用也越来越广泛。所以学习和研究DDS在现实生活中具有重要的现实意义，而且通过这次研究可以加深对直接频率合成原理的认识和提高硬件调试的能力。1.2 主要研究内容本次设计需利用DDS芯片和微处理器，设计实现从1Hz到10MHz，步进为100Hz，频率可调的正弦信号以及方波信号的产生。为此，本次设计主要完成了以下工作：（1）研究直接数字频率合成的基本原理；（2）研究AD9850、AT89S52、8
15、979等芯片的工作原理与应用；（3）研究KEIL C51 、PROTEL DXP、ISP EXPERT等软件的使用；（4）根据设计要求设计了系统硬件原理图和PCB，并编写了相应实现程序；（5）根据设计的硬件PCB图，制作了PCB板，并进行了器件焊接和在线编程调试；（6）在调试中，找出了自制PCB板和程序存在的一些问题，并进行了改进和优化；（7）调试完成后，统计了各项数据，并进行了相应数据分析。1.3 论文章节安排论文共分为六章，第一章是研究背景，研究目的和内容的介绍。第二章是本设计中的一些基本原理和相关硬件、相关软件的介绍。第三章是系统设计的总体介绍，包括了硬件的总体设计和软件的总体设计。第四
16、章是系统的详细设计，在这章里将会对系统个部分作详细的设计。第五章是系统的调试与分析，这章是对调试的过程作详尽的描述，并对调试过程中产生的问题进行分析。第六章是系统设计的结论与展望，结论是对系统的设计结果作总结，展望是根据系统中存在的不足提出改进的方法。第二章 基本原理本章主要对DDS的技术解决方案和设计中所涉及到的基本原理、相关器件和软件进行了介绍。2.1 DDS的基本原理DDS的基本原理是利用采样定理，通过查表法产生波形。DDS的结构有很多种，其基本的电路原理可用图2.1来表示。图2.1 DDS基本原理框图DDS 技术的核心是相位累加器，它类似一个计数器，每来一个时钟信号，相位累加器的输出就
17、增加一个步长的相位增加量，相位增加量的大小由频率控制字确定。信号波形的数据表包含待产生信号一个周期的幅度相位信息，从数据表中读出相位累加器输出相位信号值对应的幅度数据，通过DAC将该数据转换成所需的模拟信号波形输出。相位累加器的相位累加为循环迭加，这样使得输出信号的相位是连续的。相位累加器进行线性相位累加，累加满量时产生一次计数溢出，这个溢出率即为输出信号的频率。频率控制字内的相位增加量越大，相位累加器的溢出率越高，输出信号的频率越高。设相位累加器的位数为N，频率控制字内的相位增量为M，参考时钟频率为，则DDS系统输出信号的频率为： 21输出信号的频率分辨率为： 22对于一个相位累加器的位数N
18、=32，参考时钟频率=125MHz，当相位增量M=1 时，输出信号频率最低，其值约为0.03Hz，这个值也是输出信号的频率分辨率；当相位数量时，输出信号频率最高，其值可达62.5MHz，由于参考时钟频率固定，则输出信号的频率稳定度等于参考时钟的频率稳定度，即可以达到晶振的频率稳定度。由取样定理，所产生的信号频率不能超过时钟频率的一半，在实际运用中，为了保证信号的输出质量，输出频率不要高于时钟频率的33%,以避免混叠或谐波落入有用输出频带内。在图2.1中，相位累加器输出位并不全部加到查询表，而要截断。相位截断减小了查询表长度，但并不影响频率分辨率，对最终输出仅增加一个很小的相位噪声。DAC分辨率
19、一般比查询表长度小24位。通常用频率增量来表示频率合成器的分辨率，DDS的最小分辨率为： 23这个增量也就是最低的合成频率。最高的合成频率受奈奎斯特抽样定理的限制，所以有： 24与PLL不同,DDS的输出频率可以瞬时地改变,即可以实现跳频，这是DDS的一个突出优点，用于扫频测量和数字通讯中，十分方便。2.2 DDS的信号质量分析2.2.1 DDS信号源的性能指标：通常DDS信号源有以下几个主要性能指标：（1）频率稳定度，等同于其时鈡信号的稳定度。（2）频率的值的精度，决定于DDS的相位分辨率。即由DDS的相位累加器的字宽和ROM函数表决定。本题要求频率按100Hz步进，频率值的误差应远小于10
20、0Hz。DDS可达到很高的频率分辨率。（3）失真与杂波：可用输出频率的正弦波能量与其他各种频率成分的比值来描述。失真与杂波的成分可分为以下几个部分： 采样信号的镜像频率分量。DDS信号是由正弦波的离散采样值的数字量经D/A转换为阶梯形的模拟波形，这样输出频率存在着以采样频率为折叠频率的一系列镜像频率分量，这些镜像频率值为n它们的幅度沿Sin(x)/x包络滚降。 D/A的位宽决定了它的分辨率，它所决定的杂散噪声分量，满量程时，对信号的信噪比影响可表示为：S/D+N =6.02B+1.76 dB 2-3其中B为D/A的位宽，对于10位的D/A，信噪比可达到60dB以上。增加D/A的位数，可以减少波
21、形的幅值离散噪声。另外，采用过采样技术，即大幅度增加每个周期中的样点数（提高时钟频率），也可以降低该类噪声。过采样方法使量化噪声的能量分散到更宽的频带，因而提高了信号频带内的信噪比。 相位累加器截断造成的杂波。这是由正弦波的ROM表样点数有限而造成的。通过提高时钟频率或采用插值的方法增加每个周期中的点数（过采样），可以减少这些杂波分量。 D/A转换器的各种非线性误差形成的杂散频率分量，其中包括谐波频率分量，它们在N频率处。这些杂波分量的幅度较小。 其他杂散分量，包括时钟泄漏，时钟相位噪声的影响等。D/A后面的低通滤波器可以滤去镜像频率分量和谐波分量，可以滤去带外的高频杂散分量，但是，无法滤去落
22、在低通带内的杂散分量。最高电压杂散信号fspur出现在频谱f = fc-fo时，它限制着输出频率范围的上限。最大杂散信号边带与信号功率之比为： 25满量程时，对信号的信噪比影响可表示为： 26（4）DDS的噪声分析如图2.2图2.2 DDS相位噪声模型图2.2中的三个噪声,都是加性噪声，其中最主要的是相位截断误差带来的噪声。2.2.2 DDS的优点（1）输出频率相对带宽较宽输出频率带宽为参考时钟的50%（理论值）。但考虑到低通滤波器的特性和设计难度以及对输出信号杂散的抑制，实际的输出频率带宽仍能达到参考时钟40%。（2）频率转换时间短DDS是一个开环系统，无任何反馈环节，这种结构使得DDS的频
23、率转换时间极短。事实上，在DDS的频率控制字改变之后，需经过一个时钟周期之后按照新的相位增量累加，才能实现频率的转换。因此，频率时间等于频率控制字的传输，也就是一个时钟周期的时间。时钟频率越高，转换时间越短。DDS的频率转换时间可达纳秒数量级，比使用其它的频率合成方法都要短数个数量级。（3）频率分辨率极高若参考时钟的频率不变，DDS的频率分辨率就是则相位累加器的位数N决定。只要增加相位累加器的位数N即可获得任意小的频率分辨率。目前，大多数DDS的分辨率在1Hz数量级，许多小于0.001Hz甚至更小。（4）相位变化连续改变DDS输出频率，实际上改变的是每一个时钟周期的相位增量，相位函数的曲线是连
24、续的，只是在改变频率的瞬间其频率发生了突变，因而保持了信号相位的连续性。（5）输出波形的灵活性只要在DDS内部加上相应控制如调频控制FM、调相控制PM和调幅控制AM，即可以方便灵活地实现调频、调相和调幅功能，产生FSK、PSK、ASK和MSK等信号。另外，只要在DDS的波形存储器存放不同波形数据，就可以实现各种波形输出，如三角波、锯齿波和矩形波甚至是任意的波形。2.2.3 DDS的局限性（1）输出频带范围有限由于DDS内部DAC和波形存储器（ROM）的工作速度限制，使得DDS输出的最高频有限。目前市场上采用CMOS、TTL、ECL工艺制作的DDS芯片，工作频率一般在几十MHz至400MHz左右
25、。采用GaAs工艺的DDS芯片工作频率可达2GHz左右。（2）输出杂散大由于DDS采用全数字结构，不可避免地引入了杂散。其来源主要有三个：相位累加器的相位舍位误差造成的杂散；幅度量化误差（由存储器有限字长引起）造成的杂散和DAC非理想特性造成的杂散。2.2.4 DDS的总体概述目前高速实时信号生成的热点问题是直接数字信号生成（DDS），其基本结构可以分为相位累加型DDS和数据存储型DDS。(1) 数据存储型DDS这种DDS芯片把要产生的信号波形存储于数据存储器，之后以一定的时钟速率将数据读出后送DAC芯片，经低通滤波产生所需的信号波形。其最大的优点是信号产生灵活，可以产生任意波形。问题是波形时
26、间长度受存储量限制。(2) 相位累加型DDS 这种DDS芯片采用相位累加器和正弦查找表的方法，可以通过数字控制生成正弦信号、线性调频信号、相位编码信号等多种信号形式，信号时间长度不受限制，因此是目前DDS芯片中的常用类型。其主要问题是只能产生某些特定类型的信号，不能产生任意要求的信号波形。(3) DDS主要性能指标 描述DDS的主要性能指标包括：(a)时钟频率；(b)输出频率范围：一般为时钟频率的40%；(c)频率分辨率：取决于相位累加器位数、时钟频率；(d)输出杂散：来源于相位截断、幅度量化、DAC非线性；(e)输出相位噪声：来源于时钟不稳、相位截断、幅度量化、DAC非线性等等。(4) DD
27、S主要优缺点分析DDS主要优点包括：(a)频率分辨率极高：取决于相位累加器位数、时钟频率；(b)输出相对带宽大：0时钟频率的40%；(c)频率转换时间极短：可达ns量级；(d)频率捷变的相位连续性；(e)任意波形输出能力；(f)可实现数字调制性能。DDS主要缺点是：(a)工作频带限制：最高1GHz左右；(b)相位噪声大、杂散抑制差：来源于时钟不稳、相位截断、幅度量化、DAC非线性等等。(5) DDS应用：通信、雷达、GPS(全球定位系统)、蜂窝基站、图像处理、HDTV等等。2.3 实现DDS的三种技术方案2.3.1 采用高性能DDS单片电路的解决方案随着微电子技术的飞速发展，目前市场上性能优良
28、的DDS产品不断推出，主要有Qualcomm、AD、Sciteg和Stanford等公司单片电路(monolithic)。Qualcomm公司推出了DDS，系列Q2220、Q2230、Q2334、Q2240、Q2368，其中Q2368的时钟频率为130MHz，分辨率为0.03Hz，杂散控制为-76dB，变频时间为0.1us；美国AD公司也相继推出了他们的DDS系列：AD9850、AD9851、可以实现线性调频的AD9852、两路正交输出的AD9854以及以DDS为核心的QPSK调制器AD9853、数字上变频器AD9856和AD9857。AD公司的DDS系列产品以其较高的性能价格比，目前取得了极
29、为广泛的应用。2.3.2 采用低频正弦波DDS单片电路的解决方案 Micro Linear公司的电源管理事业部推出低频正弦波DDS单片电路ML2035以其价格低廉、使用简单得到广泛应用。ML2035特性：(1)输出频率为直流到25kHz，在时钟输入为12.352MHz时频率分辨率可达到1.5Hz(-0.75+0.75Hz)，输出正弦波信号的峰-峰值为Vcc；(2)高度集成化，无需或仅需极少的外接元件支持，自带312MHz晶体振荡电路；(3)兼容的3线SPI串行输入口，带双缓冲，能方便地配合单片机使用；(4)增益误差和总谐波失真很低。ML2035生成的频率较低(025kHz)，一般应用于一些需产
30、生的频率为工频和音频的场合。如用2片ML2035产生多频互控信号，并与AMS3104(多频接收芯片)或ML2031/ 2032(音频检波器)配合，制作通信系统中的收发电路等。可编程正弦波发生器芯片ML2035设计巧妙，具有可编程、使用方便、价格低廉等优点，应用范围广泛。很适合需要低成本、高可靠性的低频正弦波信号的场合。ML2037是新一代低频正弦波DDS单片电路，生成的最高频率可达500kHz。2.3.3自行设计的基于FPGA芯片的解决方案Max+pluslI是Altera公司提供的一个完整的EDA开发软件，可完成从设计输入、编译、逻辑综合、器件适配、设计仿真、定时分析、器件编程的所有过程 。
31、QuartuslI是Altera近几年来推出的新一代可编程逻辑器件设计环境，其功能更为强大。用Max+pluslI设计DDS系统数字部分最简单的方法是采用原理图输入。相位累加器调用lmp_add_sub加减法器模块，相位累加器设计的好坏将直接影响到整个系统的速度，采用流水线技术能大幅度地提升速度。波形存储器(ROM)通过调用lpm_rom元件实现，其LPM_FILE的值*.mif是一个存放波形幅值的文件。波形存储器设计主要考虑的问题是其容量的大小，利用波形幅值的奇、偶对称特性，可以节省3/4的资源，这是非常可观的。为了进一步优化速度的设计，可以选择菜单Assign Global Project
32、 Logic Synthesi的选项Optimize(速度)，并设定Global Project logic Synthesis Style为FAST，经寄存器性能分析最高频率达到100MHz以上。用FPGA实现的DDS能工作在如此之高的频率主要依赖于FPGA先进的结构特点。虽然有的专用DDS芯片的功能也比较多，但控制方式却是固定的，因此不一定是我们所需要的。而利用FPGA则可以根据需要方便地实现各种比较复杂的调频、调相和调幅功能，具有良好的实用性。就合成信号质量而言，专用DDS芯片由于采用特定的集成工艺，内部数字信号抖动很小，可以输出高质量的模拟信号；利用FPGA也能输出较高质量的信号，虽然
33、达不到专用DDS芯片的水平，但信号精度误差在允许范围之内。2.4系统解决方案 上述DDS的技术解决方案中，针对采用高性能DDS单片电路的解决方案的诸多好处。本设计选择DDS芯片AD9850器件作为研究对象，设计了一种信号源，它能产生两路信号，一路是正弦波、另一路是方波。2.5 相关器件介绍2.5.1 AD9850介绍（1）AD9850简单介绍AD9850是AD公司采用先进的DDS技术推出的高集成度DDS频率合成器，它内部包括可编程DDS系统、高性能DAC及高速比较器，能实现全数字编程控制的频率合成器和时钟发生器。接上精密时钟源，AD9850可产生一个频谱纯净、频率和相位都可编程控制的模拟正弦波
34、输出。此正弦波可直接用作频率信号源或转换成方波用作时钟输出。AD9850接口控制简单，可以用8位并行口或串行口直接输入频率、相位等控制数据。32位频率控制字，在125MHz时钟下，输出频率分辨率达0.029Hz。先进的CMOS工艺使AD9850不仅性能指标一流，而且功耗少，在3.3V供电时，功耗仅为155mW。扩展工业级温度范围为-40+85摄氏度，其封装是28引脚的SSOP表面封装。AD9850采用32位相位累加器，截断成14位，输入正弦查询表，查询表输出截断成10位，输入到DAC。DAC输出两个互补的模拟电流，接到滤波器上。调节DAC满量程输出电流，需外接一个电阻Rset，其调节关系是Is
35、et=32(1.248V/Rset)，满量程电流为1020mA。 （2）AD9850的引脚功能:AD9850是28脚SSOP表面封装，体积小，易用于便携仪器。其引脚排列如图2.3所示：管脚功能如下：D0-D7：控制字并行输入端，其中D7可作为串行输入；DGND：数字地；DVDD：数字电源；WCLK：控制字装入时钟；FQUD：频率更新控制；CLK：输入时钟；AGND：模拟地；AVDD：模拟电源；RSET：DAC外接电阻；REST：复位端；DACBL：内部DAC外接参考电压端，可空；IOUT，IOUTB：DAC输出端；VINN， VINP：内部比较器输入端； QOUT，QOUTB：内部比较器输出端
36、。（3） AD9850内部组成原理图（4）AD9850的控制字与控制时序根据DDS原理可知，输出频率与时钟，累加器个数的关系如下：输出的正弦波周期，频率，Tc、fc分别为外部参考时钟的周期和频率。所以，AD9850的输出频率与时钟，累加器个数的关系变为：，Tc、fc分别为外部参考时钟的周期和频率，M为频率控制字。AD9850有40位控制字，32位用于频率控制，5位用于相位控制。1位用于电源休眠（Power down）控制，2位用于选择工作方式。这40位控制字可通过并行方式或串行方式输入到AD9850。如图2.4所示，在并行装入方式中，通过8位总线A0D7将可数据输入到寄存器，在重复5次之后再在
37、FQ-UD上升沿把40位数据从输入寄存器装入到频率/相位数据寄存器（更新DDS输出频率和相位），同时把地址指针复位到第一个输入寄存器。接着在W-CLK的上升沿装入8位数据，并把指针指向下一个输入寄存器，连续5个W-CLK上升沿后，W-CLK的边沿就不再起作用，直到复位信号或FQ-UD上升沿把地址指针复位到第一个寄存器。如图2.5所示，在串行输入方式，W-CLK上升沿把25引脚的一位数据串行移入当移动40位后，用一个FQ-UD脉冲即可更新输出频率和相位。图2.4 控制字并行输入的控制时序图图2.5 控制字串行输入的控制时序图2.5.2 AT89S52介绍 （1）AT89S52的简单文字介绍 由于
38、在设计中需要使用控制电路，考虑成本的因素，选用单片机来完成控制部分的功能。单片机的种类很多，针对设计中需要反复烧写程序来进行调试，所以选用了型号为AT98S52 的单片机，下面简单介绍这种单片机的特点。AT89S52是一种低功耗、高性能CMOS8位微控制器，具有8K 在系统可编程Flash 存储器。使用Atmel公司高密度非易失性存储器技术制造，与工业80C51产品指令和引脚完全兼容。片上Flash允许程序存储器在系统可编程，亦适于常规编程器。在单芯片上，拥有灵巧的8位CPU和在系统可编程Flash，使得AT89S52为众多嵌入式控制应用系统提供高灵活、超有效的解决方案。AT89S52具有以下
39、标准功能：8k字节Flash，256字节RAM，32 位I/O口线，看门狗定时器，2 个数据指针，三个16 位定时器/计数器，一个6向量2级中断结构，全双工串行口，片内晶振及时钟电路。另外，AT89S52 可降至0Hz 静态逻辑操作，支持2种软件可选择节电模式。空闲模式下，CPU停止工作，允许RAM、定时器/计数器、串口、中断继续工作。掉电保护方式下，RAM内容被保存，振荡器被冻结，单片机一切工作停止，直到下一个中断或硬件复位为止。 （2）AT89S52 的管脚排列图图2.6 AT89S52管脚排列图2.5.3 8279介绍Intel8279是一种通用可编程键盘、显示器接口芯片，它能完成键盘输
40、入和显示的控制功能。8279可实现对键盘显示器的自动扫描，自动消抖，自动识别出按下的键并给出编码，能对双键或N键同时按实行保护。这样不仅可以节省CPU对键盘/显示器的操作时间，而且显示稳定，程序简单，不会出现误动作。（1） 接口原理 检查是否有键按下，其方法是：输出扫描码，使所有行线为0。然后读入列线状态，检查是否有列线为0。若有，则表明有行线和列线接通，意味意有键按下。 去抖动：当有键按下时，延时20ms左右，待抖动消失后，在稳定状态下进行被按键 识别。 被按键识别：从第0行第0列开始，顺序对所有按键编号。通过逐行扫描确定被按键的编号。 产生键码：根据扫描得到的键编号查找键盘编码表，获得与被
41、按键功能对应的键码。（2）内部结构及各部分功能8279芯片的内部结构框图如图2.7所示：图2.7 8279内部结构图图中各组成部分功能如下： I/O控制及数据缓冲器； 控制与定时寄存器及定时控制； 扫描计数器； 键盘去抖动与控制及返回缓冲器； FIFO RAM及状态寄存器； 显示RAM、显示寄存器、显示地址寄存器。（3）外部特性电信号连接示意图可知，40条引线中与CPU一侧相关的共15条，与键盘、显示接口相关的共23条，电源、地各一条。 图2.8 8279外围连接图各引线功能如下：片选线，由I/O端口地址译码器产生低电平时8279芯片被选中。：读信号，低电平有效。：写信号，低电平有效。A0：地
42、址线，进行片内端口选择。为0时，选中数据寄存器；为1时选中命令/状态寄存器。IRQ：中断请求线，高电平有效，向CPU申请中断。CLK：系统时钟，为8279芯片提供内部定时。CNTL：控制线，高电平有效。它是键盘数据的D7位，用于扩充键的控制功能控制功能键。SHIFT：移位信号，高电平有效，是键盘数据的D6位，用于扩充键的功能，如作为上、下档功能键。RESET：复位线，高电平时复位8279芯片到：16个字符显示（左进方式）；编码扫描键盘（双键锁定）；时钟分频设置为31。D0D7：双向数据线，用于CPU和8279芯片之间传送数据、命令和状态信息。SL0LSL3：扫描线，用来扫描键盘或显示器，可编程
43、设定为编码输出或译码输出。RL0RL7：返回线，用作键盘矩阵列线的返回信号输入。OUTA0OUTA3，OUTB0OUTB3：A组、B组显示数据切换时或收到消隐命令时，将显示消隐。2.6 相关软件介绍2.6.1 电路设计软件PROTEL DXP介绍Protel DXP是Altium公司于2002年8月推出的一套基于Windows2000/XP环境下的桌面EDA开发工具。Protel DXP不但兼容了以前所有版本的Protel软件，而且集成了更多的工具，从而在电路原理图设计、PCB布局布线、电路仿真测试和FPGA/CPLD设计等方面较以前的版本有了极大的加强。Protel DXP作为一款功能强大的
44、电路设计软件，它具有以下基本特点：（1）Protel DXP包含电路原理设计、电路原理图仿真测试、印刷电路板设计、自动布线器和FPGA/CPLD设计，覆盖了以PCB为核心的整个物理设计。因此，Protel DXP是真正意义上的EDA软件，它的智能化、自动化较以前的版本有了极大的提高。（2）Protel DXP提供了进行层次原理图设计的环境，支持“自上而下”和“自下而上”的层次设计思想，从而使得多名电路设计人员进行并行开发成为可能。（3）Protel DXP提供丰富的元件原理图库和PCB封装库，并且库的管理和编辑功能更加完善，操作更加简便。电路设计人员通过Protel DXP提供的编辑工具，可方
45、便地实现库中没有包含的元件原理图以及PCB封装地设计制作。（4）Protel DXP提供了元件集成库的概念。在Protel DXP的元件集成库中集成了元件的原理图符号、PCB封装形式、SPICE仿真模型和信号完整性分析，这使得设计人员调用元件时能够同时调用元件的原理图符号和PCB封装符号。（5）Protel DXP提供了电路原理图的混合仿真功能，可以方便地检查电路原理中各个设计模块地正确性。同时，Protel DXP也提供了丰富地仿真元件库，从而使得电路原理图的混合仿真成为可能。（6）Protel DXP提供了丰富的设计检查功能。它的设计检查功能主要包括电路原理图设计中的ERC和PCB设计中的
46、DRC，它们能够使电路设计人员快速地查证错误，最大限度地减少设计差错。（7）Protel DXP全面兼容TANGO以及Protel的以前版本，同时，Protel DXP提供了与OrCAD格式文件的转换功能。（8）Protel DXP中同一设计的电路原理图和PCB之间具有动态连接功能。和以前的版本相比，Protel DXP的同步化程度更高，支持自然的非线性设计流程双向同步设计，可以更加有效地完成电路设计工作。（9）Protel DXP同样也提供了丰富的快捷键支持以及连续操作功能，使得电路设计人员能够快速有效地完成电路设计工作。（10）Protel DXP提供了全新的FPGA/CPLD设计功能，并且支持VHDL设计和混合设计模式。2.6.2 单片机开发软件Keil C51简介Keil C51是美国Keil Software公司出品的51系列兼容单片机C语言软件开发系统与汇编相比，C语言在功能上、结构性、可读性、可维护性上有明显的优势，因而易学易用。用过汇
