《DSP控制器原理及应用课件素材(上).doc》由会员分享，可在线阅读，更多相关《DSP控制器原理及应用课件素材(上).doc（177页珍藏版）》请在三一办公上搜索。
1、高等院校电子信息与电气学科特色教材DSP控制器原理及应用张小鸣 主编清 华 大 学 出 版 社北京第1章 DSP概述1.1 DSP概述1.1.1 DSP的两种含义1.1.2 DSP芯片组成的数字信号处理系统结构图1-1 DSP数字信号处理系统结构框图1.2 DSP芯片的发展历程1.3 DSP芯片的主要应用领域1.4 DSP芯片的分类1.4.1 按数据格式分类1.4.2 按用途分类 1.5 DSP芯片的主要特点1.5.1 高集成度1.5.2 低功耗1.5.3 高速度1.5.4 开发工具更加完善1.6 DSP芯片与单片机的关系1.6.1 DSP与MCU1.6.2 冯诺伊曼结构与哈佛结构1.6.3
2、CISC与RISC1.6.4 DSP与单片机融合技术1.6.5 DSP与FPGA融合技术1.6.6 JTAG仿真接口图1-2 JTAG 标准接口图1-3 JTAG 简化接口1.7 数值运算基础1.7.1 二进制补码的定义1.7.2 二进制补码运算规则1.7.3 二进制补码运算溢出问题图1-4 nn位乘法用循环加法实现子程序流程图图1-5 2n/n位除法用循环减法实现子程序流程图1.7.4 小数点定标与Q表示法1.7.5 二进制补码的真值1.7.6 二进制浮点数表示法图1-6 3字节浮点数自定义格式图1-7 4字节浮点数自定义格式图1-8 IEEE单精度浮点数自定义格式1.7.7 二进制定点数位
3、长扩展与符号扩展1.7.8 二进制定点数与十进制实数的转换公式1.7.9 16位二进制定点数与C语言int型变量之间的转换习题与思考题第2章 CPU结构和存储器配置2.1 TMS320LF2407A DSP结构2.1.1 TMS320LF2407A结构框图图2-1 TMS320FL2407A 功能框图2.1.2 TMS320LF2407A引脚图图2-2 TMS320LF2407A 引脚图2.1.3 TMS320LF2407A引脚功能2.2 TMS320LF2407A总线结构框图2.2.1 哈佛总线框图图2-3 TMS320C2xx总线结构框图2.2.2 多存储器存取与双存取RAM 图2-4 双
4、存取RAM单周期读写各1次示意图2.3 TMS320LF2407A内部结构2.3.1 TMS320LF2407A CPU功能模块结构图2-5 TMS320LF2407A DSP CPU功能模块框图2.3.2 C2xx DSP内核结构图图2-6 TMS320C2xx CPU结构图2.3.3 中央算术逻辑单元CALU及累加器ACC图2-7 TMS320C2xx ARAU和AR结构图2.3.4 输入定标移位器2.3.5 输出定标移位器2.3.6 乘法器2.3.7 辅助寄存器算术单元ARAU与当前AR2.3.8 状态寄存器ST0和ST1 图2-8 ST0各位定义图2-9 ST1各位定义2.4 TMS3
5、20LF2407A存储器与I/O空间2.4.1 存储器映射图图2-10 TMS320LF2407A 内存及I/O空间映射图图2-11 2407/LF2407A的程序存储器映射2.4.2 数据存储器与外设寄存器映射图图2-12 TMS320LF240x片内外设寄存器映射图2-13 数据存储器的页面2.4.3 I/O空间映射图图2-14 TMS320LF2407A I/O空间地址映射图2.4.4 外部程序存储器扩展技术图2-15 外部程序存储器接口实例2.4.5 数据存储器扩展技术图2-16 外部数据存储器扩展电路2.4.6 I/O空间扩展技术图2-17 I/O空间扩展电路2.5 程序地址控制2.
6、5.1 程序地址生成器图2-18 TMS320C2xx 程序地址生成器框图2.5.2 硬堆栈与微堆栈习题与思考题第3章 寻址方式与指令系统3.1 寻址方式3.1.1 立即寻址方式图3-1 示例3-1中的指令寄存器内容图3-2 示例3-2中的指令寄存器内容3.1.2 直接寻址方式图3-3 数据页地址图3-4 采用直接寻址方式的指令寄存器（IR）内容图3-5 采用直接寻址方式产生的数据存储器地址3.1.3 间接寻址方式图3-6 间接寻址方式中指令寄存器（IR）内容图3-7 间接寻址无增量或无减量示例图3-8 间接寻址变址加1示例图3-9 间接寻址变址减1示例图3-10 间接寻址变址增量示例图3-1
7、1 间接寻址变址减量示例图3-12 间接寻址带有进位反向传送的变址增量图3-13 间接寻址带有进位反向传送的变址减量3.2 指令系统3.2.1 指令集分类与列表3.2.2 汇编指令详解图3-14 BIT指令测试位码与二进制位数对应关系图3-15 BITT指令测试位码与二进制位数对应关系图3-16 “LST #0,dma ”指令操作示意图图3-17 “LST #1,dma”指令操作示意图图3-18 采用直接址方式PSHD指令的压栈过程图3-19 采用间接址方式PSHD指令的压栈过程图3-20 PUSH将ACC低16位压栈过程3.2.3 汇编指令语法 3.3 伪指令3.3.1 段定义伪指令3.3.
8、2 初始化常数伪指令3.3.3 设置段程序计数器伪指令3.3.4 引用文件伪指令3.3.5 符号定义伪指令3.3.6 其他伪指令3.3.7 存储器分配伪指令3.3.8 段分配伪指令3.4 宏指令3.4.1 宏定义3.4.2 宏调用习题与思考题第4章 DSP程序结构与设计方法4.1 CC集成开发环境4.1.1 CC4.10的安装与配置 图4-1 CC2000在桌面上的图标图4-2 CC2000设置界面图图4-3 一个多CPU硬件仿真的CC2000设置图4-4 sdopts.cfgSDConfig对话窗口图4-5 Setup CC2000配置界面4.1.2 主要菜单及功能介绍 图4-6 CC200
9、0集成调试环境界面4.1.3 CC建立工程文件的步骤4.1.4 CC下工程文件设计结构图4-7 CC4.10下汇编与C源程序的工程文件目录结构4.2 DSP汇编源程序设计方法4.2.1 COFF公共目标文件格式图4-8 目标文件与存储器之间的关系4.2.2 链接器命令文件4.2.3 头文件4.2.4 模块化设计举例图4-9 汇编源文件产生可执行文件流程图图4-10 数码管接口电路框图图4-11 8位数码管内部接口电路框图 图4-12 共阳极数码管8段LED内部框图4.3 DSP C源程序设计方法4.3.1 C编译器运行支持库4.3.2 C编译器创建的段4.3.3 C源程序使用的链接器命令文件4
10、.3.4 C标识符及数据类型4.3.5 C存储器模式4.3.6 C编译器寄存器使用约定4.3.7 函数结构和调用约定图4-13 调用一个函数的堆栈4.3.8 汇编语言与C语言接口规则4.3.9 中断服务C程序设计4.3.10 I/O变量C声明语句4.3.11 避免编译器优化volatile关键字4.4 C2xx常用C库函数4.4.1 通用实用程序库函数4.4.2 浮点数学运算库函数4.4.3 输入输出宏库函数4.4.4 字符功能库函数4.4.5 C库函数应用举例习题与思考题第5章 初始化配置与中断系统5.1 系统硬件配置结构图5-1 LF240xDSP器件结构5.2 系统配置寄存器5.2.1
11、系统控制与状态寄存器1注： R=可读,W=可写,C=清除,-0=复位后的值。5.2.2 系统控制与状态寄存器2注： R=可读,W=可写,C=清除,-0=复位后的值。5.2.3 器件标识号寄存器 注： R=可读,-x=硬连线器件指定的DIN值。5.3 看门狗定时器控制寄存器5.3.1 看门狗定时器概述5.3.2 看门狗定时器工作原理图5-2 看门狗模块结构框图5.3.3 看门狗控制寄存器注： R=可读,-0=复位后的值。注： R=可读,-0=复位后的值。注： R=可读,C=写1清除,W=可写,WC=当SCSR2寄存器的WD OVERRIDE位等于1时写访问,-0=复位后的值。5.3.4 WCDR
12、初始化5.4 低功耗模式5.4.1 时钟域5.4.2 唤醒低功耗模式5.4.3 FLASH断电5.5 等待状态发生器控制寄存器5.5.1 用READY信号产生等待状态5.5.2 用等待状态发生器产生等待状态注： 0=读出为0,W=写访问,-n=复位后的值。5.5.3 WSGR初始化5.6 中断源优先级和中断向量表5.7 外设中断扩展控制器图5-3 外设中断扩展模块框图5.7.1 中断层次5.7.2 中断请求结构5.7.3 中断应答5.8 中断向量图5-4 可屏蔽中断XINT1（高优先级模式）产生一个中断的过程5.8.1 假中断向量5.8.2 中断服务程序软件层次5.8.3 不可屏蔽中断5.8.
13、4 全局中断使能位5.9 中断响应流程图5-5 外设模块的中断响应流程5.10 中断等待时间5.11 ISR代码实例5.12 CPU中断控制寄存器5.12.1 CPU中断标志寄存器注： 0=读出为0,R=可读,W1C=写1清除该位,-0=复位后的值。5.12.2 CPU中断屏蔽寄存器 注： 0=读出为0,R=可读,W=可写。各位的值不受器件复位影响。5.13 外设中断寄存器5.13.1 外设中断向量寄存器注： R=可读,-0=复位后的值。5.13.2 外设中断请求寄存器0注： R=可读,W=可写,-0=复位后的值。5.13.3 外设中断请求寄存器1注： R=可读,W=可写,-0=复位后的值。5
14、.13.4 外设中段请求寄存器2注： R=可读,W=可写,-0=复位后的值。5.13.5 外设中断应答寄存器0注： R=可读,W=可写,-0=复位后的值。5.13.6 外设中断应答寄存器1注： R=可读,W=可写,-0=复位后的值。5.13.7 外设中断应答寄存器2注： R=可读,W=可写,-0=复位后的值。5.14 复位和无效地址检测5.14.1 复位信号源图5-6 外部复位引脚和看门狗定时器复位逻辑与5.14.2 上电复位电路图5-7 R-C上电复位电路5.14.3 无效地址检测5.15 外引脚中断控制寄存器5.15.1 外引脚中断1控制寄存器注： R=可读,W=可写,C=写1进行清除,-
15、0=复位后的值。5.15.2 外引脚中断2控制寄存器注： R=可读,W=可写,C=写1进行清除,-0=复位后的值。5.16 锁相环时钟电路5.16.1 锁相环时钟模块电路图5-8 锁相环时钟模块电路图5.16.2 外部滤波器电路图5-9 可选的滤波电路5.16.3 外部参考晶振时钟5.16.4 外部参考振荡器时钟图5-10 外部参考晶振电路图5-11 外部参考时钟输入电路5.16.5 PLL旁路方式.5.17 TMS320LF2407A公共初始化程序举例5.17.1 汇编源程序开头公共初始化程序5.17.2 C语言源程序开头公共初始化程序习题与思考题第6章 通用数字输入输出引脚6.1 通用I/
16、O引脚寄存器概述图6-1 复用I/O引脚结构图6.2 I/O引脚复用控制寄存器6.2.1 I/O端口复用控制寄存器A注： R=可读,W=可写,-0=复位后的值。6.2.2 I/O端口复用控制寄存器B注： R=可读,W=可写,-n=复位后的值,n=0或1。6.2.3 I/O端口复用控制寄存器C 注： R=可读,W=可写,-n=复位后的值,n=0或1。6.3 数据和方向控制寄存器6.3.1 I/O端口A数据和方向控制寄存器注： R=可读,W=可写,-0=复位后的值,-+=根据不同引脚的状态确定这些位的复位值。6.3.2 I/O端口B数据和方向控制寄存器注： R=可读,W=可写,-0=复位后值,-+
17、=根据不同引脚的状态确定这些位的复位值。6.3.3 I/O端口C数据和方向控制寄存器注： R=可读,W=可写,-0=复位后的值,-x=无定义,-+=根据不同引脚的状态确定这些位的复位值。6.3.4 I/O端口D数据和方向控制寄存器注： R=可读,W=可写,-0=复位后的值,-+ =根据不同引脚的状态确定这些位的复位值。6.3.5 I/O端口E数据和方向控制寄存器注： R=可读,W=可写,-0=复位后的值,-x=无定义,-+=根据不同引脚的状态确定这些位的复位值。6.3.6 I/O端口F数据和方向控制寄存器 注： R=可读,W=可写,-0=复位后的值,-+=根据不同引脚的状态确定这些位的复位值。
18、6.4 通用I/O端口配置实例6.5 通用I/O引脚应用举例6.5.1 通用I/O查询输入图6-2 光耦隔离输入信号接口6.5.2 通用I/O引脚输出图6-3 输入信号和LED的接口习题与思考题第7章 事件管理器7.1 事件管理器模块概述7.1.1 事件管理器结构图7-1 事件管理器EVA结构框图图7-2 事件管理器EVB结构框图7.1.2 事件管理器引脚7.1.3 功率驱动保护中断7.1.4 EV寄存器7.1.5 EV中断 7.2 事件管理寄存器7.3 通用定时器7.3.1 通用定时器概述图7-3 GP定时器结构框图（x=2或4,当x=2时y=1且n=2； 当x=4时y=3且n=4）图7-4
19、 定时器x计数寄存器（x=1,2,3,4）图7-5 定时器x比较器寄存器（x=1,2,3,4）图7-6 定时器x周期寄存器（x=1,2,3,4）7.3.2 通用定时器计数操作图7-7 通用定时器连续递增计数模式（TxPR=3或2）图7-8 通用定时器定向的增/减计数模式（TxPR=3,预定标因子为1）图7-9 通用定时器连续增/减计数模式（TxPR=3或2）7.3.3 通用定时器比较操作图7-10 连续增计数模式的通用定时器产生一个非对称波形图7-11 连续增/减计数模式的通用定时器产生一个对称波形7.3.4 定时器控制寄存器注： R=可读,W=可写,-0=复位后的值。+在TICON和T3CON中为保留位。注： R=可读,W=可写,-0=复位后的值,-1=复位后的值。注： R=可读,W=可写,-0=复位后的值,-1=复位后的值。7.3.5 通用定时器的PWM输出7.3.6 通用定时器复位7.4 比较单元7.4.1 比较单元概述图7-12 比较单元功能结构图7.4.2 比较单元寄存器注： R=可读,W=可写,-0=复位后的值。注： R=可读,W=可写,-0=复位后的值。注： R=可读,W=可写,-0=复位后的值。注： R=可读,W=可写,-0=复位后的值。
