《变频器的设计及实现.doc》由会员分享，可在线阅读，更多相关《变频器的设计及实现.doc（23页珍藏版）》请在三一办公上搜索。
1、湖南文理学院课程设计报告课程名称： 通信系统课程设计 系 部： 电气与信息工程学院 专业班级： 通信 学生学号： 学生姓名： 指导教师： 侯清莲 完成时间： 报告成绩： 评阅意见： 评阅教师 日期 变频器的设计及实现摘 要IABSTRACTII一 绪论11.1 软件无线电概述11.1.1 无线通信国内外发展现状11.1.2 软件无线电概念的提出11.2 上下变频技术的应用与发展21.2.1 上下变频技术的应用及发展21.2.2 FPGA在数字上下变频领域的应用3第二章 上下变频技术理论基础42.1 上下变频理论概述42.1.1 混频正交变换理论42.1.2 上下变频原理6第三章上下变频器的设计
2、与实现73.1 基于FPGA的数字下变频设计原理与方案73.1.1 数控振荡器NCO的设计73.1.2 CIC抽取滤波器的设计83.1.3 HB滤波器的设计103.1.4 FIR整形滤波器的设计113.2 基于FPGA的数字上变频设计原理与方案123.2.1 SCIC内插滤波器的设计12第四章数字上下变频器各部分的仿真实现144.1 NCO的FPGA仿真结果144.2 五级级联CIC抽取滤波器FPGA的仿真结果144.3 半带滤波器的FPGA仿真结果154.4 FIR整形滤波器FPGA仿真结果15参考文献17致 谢18摘 要 软件无线电的核心思想是在通用的硬件平台上加载不同的通信软件，以实现不
3、同通信方式之间的转换。这种全新的设计理念使通信中的硬件设备可以适应各种不同的通信方式，本文研究的项目是基于FPGA的软件无线电中数字上下变频，文中给出了一种基于FPGA的数字上下变频器的系统设计方案，并用Quartus II进行仿真并验证了设计的可行性。本文首先简要介绍了软件无线电的基本结构，认真分析了其关键技术数字上下变频的各个部分和功能原理。然后分别对各功能模块进行设计，包括数控振荡器NCO的设计、数字信号抽取滤波器(CIC积分梳状滤波器、HB半带滤波器)的设计、FIR整形滤波器的设计、SCIC内插滤波器的设计。在此基础上，用VHDL语言进行描述，通过Quartus II平台进行编译，得到
4、正确的仿真结果，以验证FPGA设计的可行性。I关键词：软件无线电，上下变频器，FPGA, VHDL AbstractThe core idea of software radio is in the general hardware platform of communi- cation software, loaded with different ways of communication between the conversions. This new design make different communication hardware equipment different co
5、mmunication, this discusses project is an FPGA-based system of UUC and UDC in the software radio. The paper put up a method of digital converter system design based on FPGA and research, and then simulation by Quartus II and proved the feasibility of the design.Firstly, this article briefly introduc
6、es the basic structure of software radio, and analyzes in detail its key technologydigital frequency parts of the functions and pri- nciples. Then separately design function module, including the NCOs design, digital signal decimation filter(CIC integral comb filter、HB half band filter)design, FIR p
7、lastic filters design, SCIC interpolation filters design. At last, on this basis, with VHDL language description and through the Quartus II platform to get the right simulations results, and verify the feasibility of the FPGA design.II一 绪论信息时代的信息传递主要依托于通信系统。现代通信技术正在以惊人的速度发展着，它已给人类社会带来了巨大的变化。无论在军用上还是
8、在民用上，软件无线电技术一直是现代通信技术研究的热点。目前无线通信领域存在着多种通信体系并存的问题。软件无线电技术使单一通信设备适应多种标准，实现多频段/多模式通信。软件无线电作为一种新的无线通信概念和体制使得通信体制具有很好的通用性与灵活性，并使系统的互联与升级变得非常方便。软件无线电的这些特点，使其成为继模拟到数字、固定到移动通信之后的无线通信领域的第三次突破。数字变频技术是软件无线电技术的关键技术之一，它包含数字上变频(Digital Upper Conversion)和数字下变频(Digital Down Conversion)技术，分别用于发送设备和接收设备中。1.1 软件无线电概述
9、1.1.1 无线通信国内外发展现状现代的无线通信发展迅速，一方面得到越来越广泛的应用，而另一方面又由于当代无线通信系统很多，决定了其调制方式、波形结构、通信协议、数字信息的编码方式和加密方式都不尽相同，因此无线通信系统之间的这些差异极大地限制了不同系统之间的互连互通，给现代无线通信的发展造成了很大的不便。现在，无线通信有了长足的进步。通信系统由模拟体制不断向数字化体制过渡，出现了许多中频数字化接收机。例如，德国R/S公司研制的宽带数字化接收机EBD 900，主要用于无线电监视，其工作频率范围为20 MHz2 GHz，搜索速度为4GHz/s (25 kHz带宽)，动态范围为80dB。英国研制的P
10、VS3800接收机，工作频率范围为0.5 MHz1GHz，是一种用于电子战环境中的宽带无线电通信监测接收机，可以实现搜索、监听、分析识别等功能，还可以根据需要，通过加载不同的软件，灵活地配置成各种不同功能的接收机。这些接收机尽管能够覆盖多个频段，但它们只能工作于单一的频段和模式，功能相对较少，灵活性不够，可扩展能力较差，不同电台之间仍不能完全互通，无法完全满足现代军事通信的需要。1.1.2 软件无线电概念的提出针对这一种情况，1992年5月，MILTRE公司的Joe Mitola在美国国家远程系统会议上首次明确提出了软件无线电(Software Radio)的概念，这是继模拟到数字、固定到移动
11、之后，无线通信领域的又一次重大突破。其基本思想是：将宽带A/D和D/A变换尽可能地靠近射频天线，即尽可能早地将接收到的模拟信号数字化，最大程度地通过软件来实现电台的各种功能。通过运行不同的算法，软件无线电可以实时地配置信号波形，使其能够提供各种语音编码、信道调制、载波频率、加密算法等无线电通信业务。软件无线电台不仅可与现有的其它电台进行通信，还能在两种不同的电台系统间充当“无线电网关”的作用，使两者能够互连互通。软件无线电充分利用嵌入通信设备里专用芯片的可编程能力，提供一种通用的无线电台硬件平台，这样既能保持无线电台硬件结构的简单化，又能解决由于拥有电台类型、性能不同带来的无线电联系的困难。这
12、样就能使软件无线电台多频段/多模式/多信道/多速率/多协议等多功能通信成为可能。1.2 上下变频技术的应用与发展1.2.1 上下变频技术的应用及发展 随着近年来现场可编程门阵列(FPGA)器件和通用数字信号处理器(DSP)在芯片逻辑规模和处理速度等方面性能的迅速提高，用硬件编程或软件编程方式实现无线功能的软件无线电技术在理论和实用化上都趋于成熟和完善。软件无线电技术只需通过软件上的更新就能够选择不同的业务或调制方式、追加和修改功能，具有传统硬件方式所无法比拟的灵活性、开放性和可扩展性。因此，软件无线电技术已经被越来越广泛地应用于蜂窝通信及各种军用和民用的无线系统中。软件无线电的核心思想是对天线
13、感应的射频模拟信号尽可能的直接数字化，将其变换为适合DSP器件或计算机处理的数据流，然后通过软件来完成各种功能。在现阶段，由于受各种关键器件，特别是受ADC/DAC(模数、数模变换器)采样速率、工作带宽和通用DSP器件处理速度的限制，数字中频软件无线电正成为理想软件无线电的一种经济、适用的折中选择。在目前大多数软件无线电接收机中，一般先经模拟下变频至适当中频，然后在中频用ADC数字化后输出高速数字中频信号，再经数字下变频器(DDC)的变频、抽取和低通滤波处理之后变为低速的基带信号，最后将基带信号送给通用DSP器件作后续的解调、解码、抗干扰、抗衰落、自适应均衡等处理。这样大大降低了对ADC和DS
14、P器件性能的要求，便于实现和降低成本。数字上变频(DUC)与下变频是相对应的过程，DSP处理后的基带数字信号经过内插、滤波和上变频后，将信号传给DAC来完成后续的模拟处理环节。数字上下变频器在这里起到ADC/DAC和通用DSP器件之间的桥梁作用，如图1.1所示带通滤 波低噪放 大带通滤 波ADC数字 下变频DSP数字 上变频DSPADC本振IQQI图1.1 数字上下变频器在数字中频软件无线电中的地位因此，数字上下变频技术已经成为软件无线电接收机的核心技术之一，通用数字上下变频器也被越来越广泛的应用到各种军、民用无线通信设备以及电子战、雷达和信息化家电等领域。1.2.2 FPGA在数字上下变频领
15、域的应用 现场可编程门阵列(FPGA)是在专业ASIC的价格和低可编程性与DSP的完全可编程性和每项功能的高功耗之间的折衷方案。FPGA是高速可配置的逻辑电路，其物理和逻辑的布局布线是专门为状态机和顺序逻辑快速实现而设计的，近年来，FPGA器件在工艺方面的进步和设计思想上的创新为之带来了前所未有的逻辑规模和强大的处理性能，时钟速度等性能已经有了很大的提高，单片的集成度已经发展到了几百万门以上，可用于复杂的数字信号处理，比如卷积、相关和滤波等。FPGA的可编程性、灵活性和高集成性，在无线研究领域中已经得到了成功的应用。在经过FPGA充分验证的基础上，还可以将FPGA设计转为ASIC，降低芯片成本
16、，使其市场化。Altera公司最新推出的HardCopylI技术，可以在lO12周内将一个成熟的FPGA设计转成量产的ASIC，并且保证ASIC的功能和时序与FPGA芯片完全一致，pin to pin的管脚兼容，大大减少了设计者验证和仿真的工作量，免除使用者重新Layout PCB的麻烦，其100%的流片成功率大大减少了从设计到产品的移植周期。可见，利用FPGA来实现高速专用数字上下变频器具有一定的实际意义。第二章 上下变频技术理论基础2.1 上下变频理论概述2.1.1 混频正交变换理论任何物理可实现的信号都是实信号，实信号的频谱具有共轭对称性，即正负频率幅度分量是对称的，而其相位分量正好相反
17、。所以对于一个实信号而言，只需其正频部分或负频部分就能够完全加以描述，不会丢失任何信息，也不会产生虚假信号。如只取原实信号的正频部分(由于只含有正频分量，故为复信号)，那么就把叫做的解析表示，即： (2-1) 其中叫做信号的Hilbert变换。即 (2-2) 由于Hilbert变换是正交变换，所以解析信号的实部和虚部是正交的。一个实信号的解析表示(正交分解)在信号处理中有着极其重要的作用，是软件无线电的基础理论之一，从解析信号中很容易获得信号的三个特征参数：瞬时幅度、瞬时相位和瞬时频率，而这三个特征参数是信号分析、参数测量或识别解调的基础。 对于一个实的窄带信号： (2-3)式中、分别为信号的
18、幅度调制分量和相位调制分量，为信号的载频。以证明的Hilbert变换为： (2-4)所以窄带信号的解析表示为： (2-5) 用极坐标形式可以表示为： (2-6) 式中，称为信号的载频分量，它作为信息载体不含有用信息。将上式乘以，载频下移，得到基带信号(或称为零中频信号)，记为，有： (2-7)其中， (2-8) (2-9)分别称为基带信号的同相分量和正交分量。基带信号为解析信号的复包络，是复信号，即基带信号既有正频分量，也有负频分量，但其频谱不具有共轭对称性，若随意剔除基带信号的负频分量，就会造成信息丢失。从以上分析可以看出，一个实的窄带信号既可用解析信号表示，也可用其基带信号(零中频信号)来
19、表示。但是，在实际中很难实现理想的Hilbert变换的阶跃滤波器，所以准确的解析表示要在实际应用中得到是非常困难的，相比之下，得到基带信号就要容易得多，即将原信号分别与两个本振信号和相乘，再经过低通滤波器就得到了对应的正交基带变换信号，但由于模拟方法产生本振信号的缺点是存在正交误差，从而导致虚假信号的产生。如今，在数字信号处理中，更多的采用数字混频正交变换来进行数字信号的正交基带变换，其两个本振信号正交性可以完全的保证，其基本功能框图如图2.1所示。 输入NCOA/DCIC滤波CIC滤波HB滤波HB滤波FIR滤波FIR滤波-/IcossinI路Q路图2.1 实信号的正交基带变换(下变频)将模拟
20、信号经过模数转换(A/D)后得到数字信号，将该分别与两个正交本振序列和相乘后，再通过数字低通滤波器即可得到的同相分量和正交分量。2.1.2 上下变频原理上下变频是指将信号的频谱搬移到更高或更低的频率上，若待变频信号为，变频信号用公式表示为： (2-10)其中为搬移的频率，将基带信号搬到该频率上称为上变频(负)，而从该频率上搬移到基带称为下变频(正)。数字上变频和数字下变频就是对式(2-10)进行数字化。引入满足采样周期T，数字上变频和数字下变频就可以写为： (2-11)简写为： (2-12) 实际当中，对于下变频来说，一般为实信号，就有下式： (2-13) 经过低通滤波后得到的就是基带信号的正
21、交分解信号，为同相分量，为正交分量，由此可见上一节中提到的实信号的正交基带变换也可以说完成的就是下变频功能。图2.1也就是数字下变频的基本原理框图。 对于上变频来说，基带信号一般为复信号，表示为：通常上变频后的信号只需要取其实数部分就足够了，即： (2-14)由式(2-14)可得上变频的原理框图如图2.2， 基带信号产生脉冲成型滤波脉冲成型滤波插值滤波插值滤波D/A数控振荡器cossin图2.2 上变频的原理框图第三章 上下变频器的设计与实现 上下变频是软件无线电中的关键技术之一，完成了中频段的信号处理，起到承上启下的作用，其特点是运算量大。现在的软件无线电系统，大多采用专用芯片来完成数字上下
22、变频，专用芯片具有抽取比大、性能稳定等优点，但价格昂贵、灵活性不强。如果采用DSP的话，要进行较好的滤波处理，就要对每个采样点进行100次操作。那么，对于一个系统带宽20MHz，采样率大于50MHz 的系统就需要5000MIPs以上的处理能力，但目前单片可编程DSP的处理速率显然很难满足要求。所以，在目前这种情况下，想使用DSP通过软件来完成数字中频段的处理从而实现理想的软件无线电功能是存在很大困难的。因此，我们可以采取一种折中的方案，即放弃在中频段使用通用DSP，代之使用高效可编程专用器件，在快速逻辑电路中完成数字中频段的处理。只要电台结构设计合理，使用的专用器件灵活方便，且受控于软件，一旦
23、DSP器件在运算速度上能够满足需要，这种过渡阶段的软件无线电就能够很容易改成理想的软件无线电。跟专用芯片相比，可编程逻辑器件的采用可大大的提高其灵活性，具有一定的实用价值。FPGA是在专业ASIC的价格和低可编程性与DSP的完全可编程性和每项功能的高功耗之间的折衷方案。FPGA的可编程性、灵活性和高集成性，在无线研究领域中已经得到了成功的应用。本章将基于FPGA来设计实现可编程的数字上下变频器。3.1 基于FPGA的数字下变频设计原理与方案 在实际应用中，数字下变频器的实现要比图2.1所示的要复杂的多，其主要功能包括三个方面：第一是变频，数字混频器将数字中频信号和数控振荡器(NCO)产生的正交
24、本振信号相乘，生成I/Q两路混频信号，将感兴趣的信号下变频至零中频；第二是低通滤波，滤除带外信号，提取有用信号；第三是采样速率转换，降低采样速率，以利于后续信号处理，大抽取因子范围提供了可设计成宽带或窄带数字信道的能力。3.1.1 数控振荡器NCO的设计数控振荡器NCO是软件无线电中上下变频器的重要组成部分之一，也是决定性能的主要因素之一，图3.1给出了NCO的基本结构框图。系统控制逻辑模块相位控制字频率控制字函数发生器相位寄存器时钟相位累加器相位相加器图3.1 NCO结构图如图3.1所示，在系统时钟的控制下，相位寄存器以频率控制字(步长)累加，相位寄存器的输出与相位控制字相加，然后输入到函数
25、发生器，产生期望的函数样值。可见，实现NCO的关键部分是相位-幅度变换电路，即函数发生器。传统的实现方法是使用查找表，其优点是简单，准确，但是缺点也是显而易见的，存放相位-幅度的查找表ROM的大小和相位精度的位数成指数关系。当精度要求很高时需要使用外部的ROM来扩展，这样将会降低系统的处理速度。CORDIC算法在硬件实现上只需要移位和加/减法即可完成复杂的计算功能，能很好地兼顾速度、精度、简单、高效等方面。3.1.2 CIC抽取滤波器的设计CIC滤波器的级联数是有限的，不能太大。因为多级级联的结构虽然能增大阻带衰减，减少混叠影响，但是会增大带内容差。因此设计抽取滤波器时，采用5级CIC级联的抽
26、取结构图如图3.2所示。-1-1-1图3.2 五级CIC抽取器结构图在具体设计时，将CIC滤波器分为积分器、抽取器、梳妆器3个部分分别进行设计。在积分器部分，第一级积分器的输入数据在系统时钟的控制下，先进入一个寄存器，然后再与下一个时钟脉冲时输入的数据相加得到的结果作为下一级积分器的输入数据，每一级的积分器的具体实现结构如下图3.3所示。加法器加法器输入数据输入时钟CLK 图3.3 单级积分器的FPGA实现框图对于5级的CIC滤波器来说，存在一个处理增益，而且随着技术和抽取因子D的加大，处理增益也以指数级增长，所以，在用FPGA来实现时。必须要考虑到这个问题，因此在抽取器的设计时，每一级都必须
27、保留足够的运算精度，否则就有可能引起溢出错误或运算精度的降低。在CIC抽取滤波器中，最大寄存器动态增长可简化为 (3-1)设输入位数，则寄存器位数用在滤波器输出端最高有效位来计算，即： (3-2)这里输入寄存器的最低有效位为0，是不小于x的最小整数。在第一级积分器中，当输入数据为16位时，抽取倍数为32时，M=2时，为了保证不溢出，需要的寄存器宽度为41位，所以CIC抽取滤波器每一级需要的寄存器宽度都为41位。但是这样设计，在具体实现时势必会导致硬件资源的浪费。根据Hogenaur提到的“剪除”理论，在CIC抽取滤波器中，可剪除中间级的一些最低有效位，来减小每一级滤波器的最小寄存器宽度。根据此
28、理论，因剪除而引起的噪声总均值和方差为 (3-3) (3-4) (3-5)假设在输入端寄存器保留的比特位为，输出寄存器丢掉的最低有效位是 (3-6)由于均值只是在第一级和最后一级的噪声源受到剪除的影响，而方差受到所有噪声源的剪除操作影响，通常只用方差作为设计参数。设计准则是使得前2N个噪声源的方差小于或者等于最后一个噪声源的方差，并且将前2N个误差等值的分布在这些噪声源上，所以可以得到在第J级应该剪除的最低有效位的表达式为： (3-7) 其中被称为第j级误差源的噪声方差增益，是在输出端通过剪除以后所引起的量化噪声，按公式(3-1)进行计算，当输入数据位16位，抽取倍数为32时，M=2时通过第二
29、级积分器寄存器的位数应该减少4位，其宽度为37位，同理依次递减。这样既可以保证在运行时寄存器有足够的累加精度不会溢出，也可以保证系统运行时不受剪除所产生的噪声影响。最重要的是减少了硬件资源的占用。抽取器部分在具体实现时等效为一个计数器和判决器，抽取倍数为16，这里就不详细介绍了。在梳妆部分，由于体统采用M=2，我们需要2个寄存器和1个减法器，对一个数做减法运算可以看作是加上这个数的负数(用二进制表示)。所以在具体实现时可以对需要做减法的那个数先取反加一得到补码在做加法即可。需要注意的是此部分的数据都是用二进制的补码表示。综合上面三个模块的设计，可以得出整个5级CIC级联抽取滤波器在FPGA上实
30、现的结构图如图3.4所示。加法器加法器输入数据输入时钟CLK寄存器寄存器Q=5计数器判决器输出时钟CLK加法器寄存器寄存器加法器寄存器寄存器Q=5输出图3.4 五级级联CIC抽取滤波器FPGA实现结构图3.1.3 HB滤波器的设计根据前面2.3.2对半带滤波器的理论分析，本设计采用三级半带滤波级联，三个半带滤波器都设计为具有20%的过渡带宽。实现方框图如图3.5所示。HB1HB2HB2图3.5 多级半带滤波器的实现框图第一级半带滤波器的输入样本速率就是前面ISOP滤波器的输出速率，所要求的通带截止频率和阻带起始频率分别为0.1和0.9。其实现与普通FIR滤波器相似采用乘累加结构，由于半带滤波只
31、有一半的系数，故可以节约一半的乘法器资源，其结构如图3.6所示。寄存器寄存器寄存器寄存器寄存器寄存器寄存器寄存器寄存器寄存器+图3.6 第一级半带滤波器实现方框图在具体设计时需要考虑到滤波器的动态范围级数的问题。当我们用定点数设计时需要保护系统不要动态范围溢出。而第L阶FIR的动态范围级数G的最坏情况很容易算出： (3-8)所以总位宽就是输入为位宽与动态范围级数G的和，例如当输入为8位，G为4时，需要的位宽位。因此根据公式(3-8)可计算出第一级、第二级、第三级半带滤波器的动态范围级数。3.1.4 FIR整形滤波器的设计对于直接型的FIR滤波器，是可以级联的。也就是说，在滤波器系数可变的情况下
32、，可以预先设计好一个FIR滤波器节，在实际应用中通过不断地调用FIR滤波器节，将其级联起来，用来完成多阶FIR滤波器的设计。为了说明问题，以一个三个系数的FIR数字滤波器为例设计分布式算法，字宽也设置为三位。设FIR数字滤波器系数为：h(0)=5，h(1)=2，h(2)=3。 在进行FPGA设计时，该表以组件Component形式构建，设置为ROM结构，提供输入寻址端口table_in2.0，输出端口table_out3.0。FPGA算法的结构图如图3.7所示。 X1(B-1) X11 X10X1(B-1) X11 X10 XN(B-1) XN1 XN0LUT寄存器 累加器 2-b 图3.7
33、FPGA实现分布式算法的硬件结构FIR滤波器实质上是一个分节的延迟线，把每一节的输出加权累加，便得到滤波器的输出。在实际应用中，为了减少逻辑资源的占有量和提高系统的运行速度，对FIR滤波器需要进行优化处理。 由于实现的是固定系数的FIR滤波器，所以可以用利用简化的过程(如查找表)减少设计所耗用的器件资源。3.2 基于FPGA的数字上变频设计原理与方案数字上变频是下变频的逆过程，在实现时有很多相似的地方，因此本文研究的重点放在了下变频部分。将I、Q两路基带信号经过插值滤波后，分别与本振产生的正余弦序列相乘后再相加即完成了上变频过程。在实现时，数控振荡器部分和乘法器部分与下变频中完全一样，只是多加
34、了一个加法器，与下变频抽取滤波相对应的是上变频前的插值滤波，这也是上变频在实现时与下变频最主要的不同之处，本节将主要讨论插值滤波的实现。 3.2.1 SCIC内插滤波器的设计由前面可知，CIC滤波器实现起来很简单且耗费资源少，因此这里也采用CIC滤波器作为内插滤波器，但由于CIC滤波器的通带衰减较大，往往前面需要有一个可编程的FIR滤波器来补偿CIC滤波器的通带衰减，而FIR滤波器又耗费很多的硬件资源，这里采用整形滤波器即SCIC滤波器来补偿通带的衰减，在原型滤波器(CIC)级数不高的情况下并不会增加太多的硬件资源。再次写出整形滤波器的传递函数： (3-9) 其中为原型滤波器，整形滤波器的实现
35、框图如图3.8所示。延迟3图3.8 整形滤波器的实现框图图中的延迟器保证了在整形滤波器的第一部分中，输入信号通过两个路径的时延相等。原型滤波为CIC滤波器，对于插值因子为I的CIC滤波器的传递函数如下： (3-10)为了满足滤波器的阻带衰减特性，本设计选原型滤波器为2级CIC滤波器，这样得到的的SCIC滤波器的阻带衰减小于0.01dB，而混叠抑制大于60dB，能够满足实际要求。这样得到SCIC插值滤波器实现模块框图如图3.9所示。 延迟 单元3-2 图3.9 SCIC插值滤波器实现模块框图具体实现的流程图如图3.10所示： 延迟-23图3.10 SCIC插值滤波器实现流程图整个SCIC内插滤波
36、器需要6个积分器和6个梳状滤波器。在传统CIC的实现方法中，实现相同的混叠衰减时需要4级CIC滤波器，即需要4个梳状滤波器和4个积分器。第四章 数字上下变频器各部分的仿真实现本论文关于数字上下变频所有部分的设计都是基于FPGA的，采用VHDL语言进行描述，在QuartusII平台中进行仿真和实现。下面给出数字上下变频器设计中各部分的仿真结果。4.1 NCO的FPGA仿真结果根据章节3.1.1所述的基于CORDIC算法的设计原理，使用Verilog HDL(硬件描述语言)进行描述，通过QuartusII平台进行编译，本设计中NCO的工作时钟设为25MHz(工作速度仿真可以达到160MHz以上)相
37、位累加器的位数为16位。其时序仿真图如下图4.1所示：图4.1 NCO的时序仿真图从图中可以看出，随着x_i和y_i的逐渐增加，x_0和y_0也逐渐增加，即为sin和cos的输出，可见该时序图是正确的，也就是说用CORDIC流水线算法实现NCO是可行的。4.2 五级级联CIC抽取滤波器FPGA的仿真结果本设计中采用一个5级，16倍抽取，梳状滤波器延时为1的CIC。用VHDL描述并仿真成功后，即接近一个可用的CIC滤波器。通过在Quartus II平台上编译后，可得到仿真结果，如图4.2所示。图4.2 CIC的时序仿真结果从图中可以很明显的看出，每16个数据都是相同的。所以该滤波器基本上达到了设
38、计的要求。4.3 半带滤波器的FPGA仿真结果根据章节3.1.4的分析设计，我采用3阶的HB滤波器，以获得尽可能大的信号带宽。设计的参数要求如下：单级滤波器参数：h=-6，0，33，0，-114，0，478，782，478，0，-114，0，33，0，6单级变速率倍数：2总变速率倍数：8将半带滤波器分为乘法器、加法器、数据存储器等模块，然后编写了每个模块的VHDL语言程序，源程序见附录，并在Quartus II开发平台上进行了验证仿真。如图4.3所示。由确定的HB滤波器参数可知，序号为0、2、4、6、7、8、10、12和14的抽头系数为非零数，其余序号的抽头系数均为零，符合HB滤波器的输入要求
39、。 图4.3 半带滤波FPGA仿真波形从图中可以看出，经过半带滤波器后，采样速率减小了一半，符合设计的理念和要求。4.4 FIR整形滤波器FPGA仿真结果对于线性相位因果FIR滤波器，它的系列具有中心对称特性，即h(i)=h(N-1-i)。令s(i)=x(i) x(N-1-i)，对于偶对称，可得： (4-1)根据要求，本论文的设计参数为：阶数 17阶输入输出数据 8位有符号滤波器类型 低通滤波器采样频率 44kHz截止频率 10.4kHz窗函数 凯塞窗设计输入序列为99，0，0，0，70，0，0，0，99，0，0，0，70，进行波形仿真后的结果如图4.4所示。图4.4 17阶FIR滤波器的波形
40、仿真结果由上面仿真波形可以读出结果(-3，-2，4，6，-4，)，经比较，仿真结果与输出信号理论值(-2.3214，-1.1603，4.2146，6.2187，-3.2654)基本吻合，且波形符合设计参考文献1 刘爱荣,王振成.EDA技术与CPLD/FPGA开发应用简明教程M.北京:清华大学出版社,2007.2 杨小牛,楼才义,徐建良.软件无线电原理与应用M.第一版.北京:电子工业出版社,2001.3 KambizC.Zangi,R.David Koipillai.Software Radio Issues in Cellular Base Stations.J.on Selected Are
41、a in Communication,1999,17(4): 561-573.4 喻黎霞,王辉,周计文.基于软件无线电的数字下变频原理和实现J.微处理机,2008,(04).5 崔航,冯小平,赵联涛.基于FPGA的软件无线电数字信道化接收机设计J. 电子元器件应用,2008,(10).6 孙丹丹,杨莘元,赵大勇.数字下变频器在软件无线电接收机中的应用J. 信息技术,2002,(07).7 任天同,屈晓声,夏宇闻.基于FPGA的软件无线电平台设计J.电子测量技术,2008,(02).8 卢继东.基于FPGA的无线接收机下变频器的设计与实现D.沈阳:东北大学电子信息工程学院,2005. 9 袁伟娜,张翠芳.软件无线电中数字变频器的设计与实现J.微处理机, 2002,(10). 致 谢课程设计是培养学生综合运用所学知识,发现,提出,分析和解决实际问题,锻炼实践能力的重要环节,是对学生实际工作能力的具体训练和考察过程。回顾起此次上下变频计课程设计，至今我仍感慨颇多，的确，从选题到定稿，从理论到实践，在整整两个期的日子里，可以说得是苦多于甜，但是可以学到很多很多的的东西，同时不仅可以巩固了以前所学过的知识，而且学到了很多在书本上所没有学到过的知识。通过这次课程设计使我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，
