《投币公共电话控制器 .doc》由会员分享,可在线阅读,更多相关《投币公共电话控制器 .doc(19页珍藏版)》请在三一办公上搜索。
1、课程设计名称: 电子技术课程设计 题 目: 投币公共电话控制器 学 期:2012-2013学年第2学期专 业: 自动化 班 级: 11-4班 姓 名: 隋仁俊 学 号: 1105010416 指导教师: 时光 辽宁工程技术大学课 程 设 计 成 绩 评 定 表评定标准评定指标标准评定合格不合格单元电路及整体设计方案合理性正确性创新性仿真或实践是否进行仿真或实践技术指标或性能符合设计要求有完成结果设计报告格式正确内容充实语言流畅标准说明:以上三大项指标中,每大项中有两小 项或三小项合格,视为总成绩合格。总成绩日期年 月 日课 程 设 计 任 务 书一、 设计题目 投币公共电话控制器二、设计任务投
2、币公共电话只需拿起话筒,投入硬币,即可实现3分钟通话。1. 通话时间设定为3分钟,每投一硬币就实现可通话的一个计时单元(3分钟);2. 在通话开始时,以绿灯提示,通话结束前20秒,以红灯提示,并用数字实现倒计时; 3. 数字倒计时至零之前,如继续投币,通话可继续,如不再投币,电话自动切断。三、设计计划电子技术课程设计共1周。第1天:针对选题查资料,确定设计方案;第2天:方案分析比较,电路原理设计,进行元器件及参数选择;第34天:电路仿真,画电路原理图; 第5天:编写整理设计报告。四、 设计要求1、 画出整体电路图;2、 对所设计的电路全部或部分进行仿真,使之达到设计任务要求;3、 写出设计报告
3、书。指导教师: 时光时 间:2013年6月24日摘要随着我国经济不断发展,国家越来越重视自动投币项目相关行业的发展。2009年中国投币电话机市场发展迅速,产品产出持续扩张,在国家产业政策的鼓励下,行业产品向高技术产品方向发展,国内企业新增投资项目逐渐增多。我国投币电话发展前景虽好,但其发展势头仍然受到多方制约,目前仅限于大城市、经济发达地区使用,还远未覆盖到一些中小城市。其原因是磁卡电话发展的制约,本课程设计主要讨论的是投币电话控制器。用投币电话控制器的投币电话的特点是操作简单,只须拿起话筒,投入一次通话硬币,即可接通电话,通话时间为3分钟,投币电话控制器应用计时、定时和控制等部分组成,其主要
4、工作机理是投入一次通话硬币时,计时器开始计时,到规定的时间内发出警告,以提醒使用者。控制器主要是控制各部分单元电路,控制执行电路。这部分电路主要有时钟计数器来实现控制。关键词:计时器;控制器;单元电路;时钟计数器目录1、综述.12、方案论证.23、原理及技术指标.34、课题的分析与设计.4 4.1课题的分析.55、单元电路及参数计算.65.1秒脉冲发生器.75.2计数器.85.3控制电路.95.4预置通话时间.105.5数字显示器.116、整体电路图及仿真.126.1元器件及参数确定.136.2总体电路仿真.147、设计小结.158、参考文献.161. 综述投币电话控制器应用计时、定时和控制等
5、部分组成,其主要工作机理是投入一次通话硬币时,计时器开始计时,到规定的时间内发出警告,以提醒使用者。控制器主要是控制各部分单元电路,控制执行电路。这部分电路主要有时钟计数器来实现控制。所以说,时钟计数器是用电话控制器的主要部分。本次设计的任务是设计出投币电话机的控制电路,其原理框图如图1.1所示。当投有硬币后,此时秒脉冲发生器开始工作,输出秒脉冲信号。十六进制加法计数器74LS161芯片在接收到秒脉冲信号时开始计数,该电路可用四片74LS161来实现。市话模式下通话时间为3分钟共180秒,十六进制加法计数器计到160秒时输出一个信号,送到剩余时间控制电路完成下一步功能。控制电路在160秒通话期
6、间内进行计数,当超过160秒,红灯亮并且开始倒计时。3分钟过后,当脉冲切断,通话也随之切断。减法器的作用是在电话最后的20秒用来控制译码显示电路显示剩余时间,每过1s自动减1。译码显示电路接收减法器的信号用来显示电话的最后20s时间,并且开始倒数显示,此次实验因设备局限性将选择使用数字电子实验箱上的七段译码显示电路。电话通话3分钟由预置时间电路完成。3分钟过后,自动切断电源,所有电路均不工作。2.方案论证1、电话控制器的方法和类型:电话控制器的类型很多,有磁卡(如IC卡等)控制和投币电话控制器控制等。但磁卡控制较投币电话控制方便,而且时间也相对较长,但它们的工作原理却大同小异,都是用来控制通话
7、系统的时间的。磁卡可以运用微机控制,但编程复杂,只是它的电路简单,并且控制比较灵活。投币电话控制器相对来说比较简单,控制时间比较短,电路采用数字电路可以方便地实现,制作和调试比较简单,且成本较低本课题主要讨论的是投币电话控制器。用投币电话控制器的投币电话的特点是操作简单,只须拿起话筒,投入一次通话硬币,即可接通电话,通话时间为3分钟2、投币电话控制器的实现方法:投币电话控制器应用计时、定时和控制等部分组成,其主要工作机理是投入一次通话硬币时,计时器开始计时,到规定的时间内发出警告,以提醒使用者。控制器主要是控制各部分单元电路,控制执行电路。这部分电路主要有时钟计数器来实现控制。所以说,时钟计数
8、器是用电话控制器的主要部分。3.原理及技术指标 本次设计的任务是设计出投币电话机的控制电路,其原理框图如图1.1所示。当投有硬币后,此时秒脉冲发生器开始工作,输出秒脉冲信号。十六进制加法计数器74LS161芯片在接收到秒脉冲信号时开始计数,该电路可用四片74LS161来实现。市话模式下通话时间为3分钟共180秒,十六进制加法计数器计到160秒时输出一个信号,送到剩余时间控制电路完成下一步功能。控制电路在160秒通话期间内进行计数,当超过160秒,红灯亮并且开始倒计时。3分钟过后,当脉冲切断,通话也随之切断。减法器的作用是在电话最后的20秒用来控制译码显示电路显示剩余时间,每过1s自动减1。译码
9、显示电路接收减法器的信号用来显示电话的最后20s时间,并且开始倒数显示,此次实验因设备局限性将选择使用数字电子实验箱上的七段译码显示电路。电话通话3分钟由预置时间电路完成。3分钟过后,自动切断电源,所有电路均不工作。此次创新性实验课题具体技术要求为:(1)消费者在拨打模式下预置打电话时间为3min,即每投入一次硬币可打电话的时间,此时一个计时单元为3min。计时单元的设计主要由四片74LS161十六进制加法计数器芯片来完成预置时间的功能。(2)剩余通话时间控制电路的设计在打电话时加法计数器进行计时,电话结束前二十秒以红灯提醒打电话者注意时间并开始用数字显示剩余通话时间,每通话1s后数字自动减1
10、,通话停止后计数器停止工作。倒计时显示电路部分主要是74LS190十进制加/减法计数器和七段译码显示电路组成。(3) 显示电路其余部分的设计由红色发光二极管及SR锁存器组成。在电话结束前二十秒以红灯提醒打电话者注意时间并一直保持红亮状态直至通话计时结束。(4)秒脉冲发生电路设计的核心部分是NE555定时器由NE555定时器和电阻、电容组成的多谢振荡器产生频率为1HZ的脉冲,即时间周期为1秒的脉冲,秒脉冲发生电路为74LS161十六进制加法器和74LS190减法器提供秒脉冲信号,从而驱动各个子电路工作。4.课题的分析与设计:4.1课题分析:根据投币电话控制器的设计任务和要求,及其概述中介绍的电话
11、控制器电路的基本组成可知,投币电话控制器是由秒脉冲发生器、三十进制加法计数器、控制电路、译码显示电路、减法器、定时电路组成,其电路框图如图所示:图4-1:电路基本组成工作原理:当投有硬币时,秒脉冲发生器开始工作,输出秒脉冲信号。三十进制加法计数器在接收到秒脉冲信号时,开始计数,该电路可用一片两块74LS90来实现。在通话时间为3分钟内,共180秒,三十进制加法计数器每计到20秒时就输出一个信号,送到控制电路完成下一步功能。控制电路在160秒通话期间,绿灯亮,表示一切正常;当超过160秒,红灯亮,并且开始倒计时。当脉冲切断,通话也随之切断,显示电路与减法器主要是为最后剩余时间进行倒计时与显示时间
12、。5.单元电路及参数计算:5.1秒脉冲发生器此电路是由555定时器组成的多谐振荡器,该电路的输出脉冲周期为T=0.7(R1+2R2)C。若T=1s,令C=10F,R2=33k,则R1=77k,取一固定电阻68k与一个10k的电位器RP串联代替电阻R2。在调试电路时,调节电位器RP,使输出脉冲周期为1s。电路如图所示:图5-1 秒脉冲发生器根据多谐振荡器的特点:(1)电路没有稳态,只有两个暂稳态。(2)通过电容的充电和放电,使两个暂稳态相互交替,产生自激振荡,无需外触发。(3)输出周期性的脉冲信号。可知,此电路的工作原理为:接通电源瞬间t=t0时,电容C来不及充电,C为低电平;此时,555定时器
13、内R=0,S=1,触发器置1,即Q=1,输出U0为高电平。同时,由于Q=1,放电管V截止,电容C开始充电,电路进入暂稳态。此电路没有稳态,只有两个暂稳态,它们交替变化,输出连续的矩形波脉冲信号。5.2三十进制加法计数器由于通话时间为3分钟,共180秒,用三十进制加法器可把时间分为6段,当计数器每计到30秒时,就输出一个信号,送到控制电路完成下一步功能。该电路用两片74LS90来实现。74LS90具有复位、置9、计数等功能。7490是最基本的同步计数器,有简单的“加计数”和“清零”功能。电路中两个7490计数器除电源共用外,各自独立。计数器中有时钟输入端CP,清零端CR,行输出端依次为QA、QB
14、、QC、QD。电位功能:复位。当复位输出端R01、R02全为“1”(而置9输入端S91、S92中有“0”)时,使QA、QB、QC、QD清零,实现计数器清零工作。置“9”。当置“9”输入端S91、S92全为“1”(同时,复位输入端R01、R02中有“0”)时,可使触发器Q0、Q3置“1”,而Q1、Q2、置“0”;即当计数器连接成8421BCD码方式,可置“9”为QDQCQBQA=1001;当计数器连接成5421BCD码方式,则置“9”为QAQDQCQB=1100。因为复位和置9均不需要时钟脉冲CP作用,因为又称为异步复位和异步置“9”。计数。当R01、R02和S91、S92中均有“0”时,各触发
15、器恢复JK触发器功能而实现计数功能。CP0、CP1时钟脉冲下降沿有效。7490集成计数器的功能如表3-13所示。当右边的7490计数至3(即0011)时与门输出高点平使计数器复位。与门输出又是30进制计数器的进位输出端可获得CP脉冲的30分频信号5.3控制电路控制电路由CD4017十进制计数/脉冲分配器加上发光二级管组成,主要作用是时间控制。此电路在180秒的前160秒通话期间,绿灯亮,表示一切正常,而当时间超过160秒后,红灯亮,并且开始计时。基主要功能是接受三十进制加法器的输出信号,并把每一个信号分配输出。CD4017是一个脉冲分配器,它将每一个输入脉冲从Y0Y9分别输出并且在最后20秒开
16、始倒计时。当脉冲切断,通话也随之切断。控制电路如图所示:图5-3 控制电路CD4017内部由计数器及译码器两部分组成,由译码输出实现对脉冲信号的分配,整体输出时序就是Y0、Y1、Y2Y9依次出现与时钟同步的高电平,宽度等于时钟周期。CD4017有CP输入端和EN使能端,CR为清零端,当在CR端上加高电平或正脉冲时,其输出Y0为高电平,其余输出端(Y1Y9)均为低电平。CD4017有10个输出端(Y0Y9)和1个进位输出端C0。输入10个计数脉冲,C0就可得到1个进位正脉冲,该进位输出信号可作为下一级的时钟信号。由此可知,当CD4017有连续脉冲输入时,其对应的输出端依次变为高电平状态。当CD4
17、017的输出端依次输出高电平时,驱动发光二极管也被点亮。发光二极管要求驱动电压小一点,一般在1.66V左右,电流在5mA左右。330的电阻在电路中走限流作用。(4)译码显示电路译码显示电路由七段译码器/驱动器7448组成。它可以根据其输入端的信号驱动共阴极数码管。在此,其输入是最后20秒的剩余时间。七段显示译码器的每一代码经过译码被“辨别“出来的特别电路状态,要驱动某一数字显示器的多个笔划段,使其发光显示数字。7448是带驱动器的七段显示译码器,能直接驱动数码管发光。其引出端中D、 C 、B、A是BCD码输入端,oa、ob、oc、od、oe、of、og是译码器的输出端,与半导体数码管的相应七端
18、相连接,VDD接+5V电源正极。7448用来驱动共阴极显示器。7448的D、 C 、B、A为BCD码输入端分别同计数器的输出端QD、QC、QB、QA相连,输入不同的BCD码,输出相应的七段码。(1)灯测试输入端LT:L称为灯测检查。用IT可检查七段显示器各字段工作是否正常。当LT=0时,不论D、C、B、A状态如何,输出或非门被封锁,输出均为“1”,所以显示器显示数字“8”。(2)灭灯输入端BI/RBO: BI/RBO输入可以显示灯熄灭,其功能与LT恰好相反。通常在有效数据的最高位与最低位的零不需要显示时使用。(3)数据锁存输入端RBIE=1时,译码器则将当前数据锁定,以便能够更清楚地看清译码器
19、译出的数据。注意:输入端B、C、D、A数据级名值大于9时,译码器将输出全部置零,使译码器不能显示。(4)2ES102为共阴显示器,为使7448与2ES102匹配,需连接7个200的电阻走限流作用。为了能实现设计要求,需用两个7448和两个显示器2ES102来组成电路。(5)减法器减法器是由一片可预置的十进制同步加/减计数器74190和74192组成的三十进制减法计数器,其电路图所示:十进制同步加减计数器CT74LS190:74190是可预置数BCD码可逆计数器。它具有预置数、加计数和减计数、保持等四种功能。 主要逻辑功能1、异步置数功能。当LD=0时,与CP无关,并行输入数据QDQCQBQA=
20、ABCD。2、计数功能。取CTEN=0,LOAD=1。当U/D=0时,对应CLK脉冲上升沿,十进制加法计数。当U/D=1时,对应CLK脉冲上升沿,十进制减法计数。图5-3 74192图5-3 741923、保持功能。当CTEN=LOAD=1时,计数器保持原来的状态不变。74LS192为可预置的十进制同步加/减计数。① 192的清除端是异步的。当清除端CLR为高点平时,不管时钟端(DOWN、UP)状态如何,即可完成清除功能。② 192的预置是异步的。当置入控制端LOAD’为低电平时,不管时钟CP的状态如何,输出端(QA-QD)即可预置成与数据输入端(AR
21、12;D)相一致的状态。③ 192的计数是同步的。靠DOWN、UP同时加在4个触发器上而实现。在DOWN、UP上升沿作用下(QA—QD)同时变化,从而消除了异步计数器中出现的计数尖峰。当进行加计数或减计数时可分别利用DOWN、UP,此时另有个时钟应为高电平。④ 当计数上溢出时,进位输出端CO’输出一个低电平脉冲,其宽度为UP低电平部分的低电平脉冲;当计数下溢出时,错位输出端BO’输出一个低电平脉冲,其宽度为DOWN低电平部分的低电平脉冲。⑤ 引出端子符号及功能:BO’ 借位输出端(低电平有效)CO’
22、 进位输出端(低电平有效)DOWN 减计数时钟输入端(上升沿有效)UP 加计数时钟输入端(上升沿有效)CLR 异步清除段A—D 并行数据输入端LOAD’ 异步并行置入控制端(低电平有效)QA—QD 输出端5.4预置通话时间预置时间即为通话的控制时间,具体时间设定为3分钟,现用555定时器组成的单稳态触发器来实现通话时间的控制。555定时器是CMOS集成定时器,主要管脚有:VSS接地端;TR触发端;OUT输出端;R复位端;C-V电压控制端;TH阈值输入端;D放电端;VDD电源端。 由555定时器组成的单稳态触发器的特点是:(1)有一个稳定状态和一个暂稳状态。(
23、2)在触发脉冲作用下,电路将从稳态翻转到暂稳态,在暂稳态停留一段时间后,又自动返回到稳定状态。(3)暂稳态时间的长短取决于电路本身参数,与触发脉冲的宽度无关。根据这一特点,可知该电路的脉冲宽度Tw=1.1RC,若Tw=3min,令C=220F,则R=750k,所以选取一个1000k的电位器RP串联代替电阻R。在调试电路时,调节电位器RP,使输出脉冲周期为3分钟。此电路如图所示:图5-4 555定时器5.5数字显示器数字显示电路通常由译码器和显示器等部分组成。该仿真实验中,数据已由十进制8421BCD码给出,因此可直接连接数码显示器。数码显示器是用来显示数字、文字或符号的器件。实验中采用七段式数
24、字显示方式。故,实现179进制百位数的数显器与74LS192连接如图3-2所示,实现20进制(179进制十位和个位)连接图如图3-3所示,其中控制端为QA(U1)或非QD(U2)与上QA(U2)或非QC(U2)的结果满足条件时,输出为1;若不满足条件,输出为0,此时数显器没有输入,数显器没有示数。6.整体电路图及仿真6.1元器件及参数的选择:六个发光二极管;一个三极管(NPN型MPSW13);一个二极管;一个继电器;四个与非门电路;电阻:200(14个);470(1个);33k(1个);100k(2个);68k(1个);电位器:10k(1个);1000k(1个);电容:0.01F(3个);10
25、F(1个);220F(1个)。芯片:两片555集成定时器555;两片计数器74LS90;一片十进制计数/脉冲分配器CD4017;两片七段译码器/驱动器;CD4511(带BCD锁存);一片十进制同步加/减计数器74190,; 一片十进制可预置同步加/减计数器74192。6.2总体电路仿真:7.设计小结: 通过对此电路的设计,使我们了解到此电路主要是由秒脉冲发生器、三十进制加法计数器、控制电路、译码显示电路、减法器、定时电路组成。此电路不仅电路简单,而且易于实现。并且,通过对此电路的设计,也使我对电子技术知识得到更深刻的了解,使我的专业知识得到了贯彻性的运用,虽然,此电路的实现可以用其它电路来代替
26、,而且还有许多不足,但是通过自己对其电路的设计,使我了解到了关于电路设计方面的知识与方法,为以后自己步入社会实践奠定了基础。 回顾起此次课程设计,至今我仍感慨颇多,在整整五天的日子里,可以说得是苦多于甜,但是可以学到很多很多的的东西,同时不仅可以巩固了以前所学过的知识,而且学到了很多在书本上所没有学到过的知识。通过这次课程设计使我懂得了理论与实际相结合的重要性,只有理论知识是远远不够的,只有把所学的理论知识与实践相结合起来,从理论中得出结论,才能提高自己的实际动手能力和独立思考的能力。在设计的过程中遇到问题,可以说得是困难重重,这毕竟第一次做的,难免会遇到过各种各样的问题,同时在设计的过程中发现了自己的不足之处,对以前所学过的知识理解得不够深刻,通过这次课程设计之后,一定把以前所学过的知识重新温故。参考文献【1】童诗白,华成英 模拟电子技术基础 第4版 北京 :高等教育出版社2006.5【2】何云强,电子线路设计、检验、测试实习手册 2009(07)【3】张国军,马玉芳,朴忠学 电子技术实验指导书 电工与电子技术实验中心 2013.3【4】李远文,胡筠, 有源滤波器设计 北京:人民邮电出版社 1984【5】张慎旂,常用数字集体电路应用手册北京:高等教育出版社 1990【6】王广武,数字电子技术基础实验与综合训练 科技资讯 2007(19)