《三位二进制加1与加2计数器课程设计.doc》由会员分享，可在线阅读，更多相关《三位二进制加1与加2计数器课程设计.doc（13页珍藏版）》请在三一办公上搜索。
1、学 号： 课 程 设 计题 目数字逻辑设计题目二位二进制计数器计数器学 院计算机科学与技术专 业计算机科学与技术班 级姓 名指导教师2011年03月7日目录一、课程设计任务书 2（一）课程设计题目 2（二）要求完成设计的主要任务 2（三）课程设计进度安排 2二、课程设计正文 31 课程设计目的32 题目理解分析和功能描述33 逻辑电路设计具体步骤4 3.1 第1步，根据逻辑功能要求，作出原始状态图和原始状态表 4 3.2 第2步，求出激励函数和输出函数表达式 5 3.3 第3步，根据激励函数表达式，画出逻辑电路图 74 设计中使用的集成电路名称及引脚编号 7 4.1 集成电路74 LS 04
2、引脚编号7 4.2集成电路 74 LS 08 引脚编号8 4.3集成电路 74 LS 32 引脚编号8 4.4 集成电路 74LS 86 引脚编号8 4.5集成电路 74 LS 74 引脚编号95 三位二进制模5（加1加2）计数器的连接 9 5.1 调试和测试同步时序逻辑电路和组合逻辑电路参考事项 9 5.2 计数器的连接 96 集成电路连接图和实验现象 106.1集成电路连接图 106.2实验现象及调试和测试107 三位二进制模5计数器设计总结和心得 11 7.1 三位二进制模5计数器设计总结 11 7.2 课程设计心得 11三、本科生课程设计成绩评定表 12课程设计任务书学生姓名 学生专业
3、班级 计 算 机指导教师 周德仿 学 院 名 称 计算机科学与技术学院 题目：三位二进制加1计数器 初始条件：使用D触发器( 74 LS 74 )、“与”门 ( 74 LS 08 )、“或”门( 74 LS 32 )、非门 ( 74 LS 04 )，设计三位二进制加1计数器。要求完成的主要任务: （包括课程设计工作量及其技术要求，以及说明书撰写等具体要求） 1能够运用数字逻辑的理论和方法，把时序逻辑电路设计和组合逻辑电路设计相结合，设计一个有实际应用的数字逻辑电路。2使用同步时序逻辑电路的设计方法，设计三位二进制加1计数器。写出设计中的三个过程，画出电路图。3根据74 LS 74、74 LS
4、08、74 LS 32、74 LS 04集成电路引脚号，在设计好的三位二进制加1计数器电路图中标上引脚号。 4在试验设备上，使用74 LS 74、74 LS 08、74 LS 32、74 LS 04集成电路连接、调试和测试三位二进制加1计数器电路。 设计报告书包括，设计逻辑电路，步骤完整和正确。正确和整洁画出逻辑电路图，标出使用的集成电路引脚。实验阶段，连线正确和整洁。记录调试逻辑电路，分析和解决碰见的问题。对实验结果分析，使设计结果满足题目要求。课程设计进度安排：序号课 程 设 计 内 容所用时间1设计余3码转换成8421 BCD 码电路1天2电路连接、调试和测试3天3分析总结设计，撰写课程
5、设计1天合计5天指导教师签名： 2011 年 3月 11日系主任（或责任教师）签名： 2011 年 月 日三位二进制数模5（加1加2）计数器1 设计目的 1、深入了解与掌握同步时序逻辑电路的设计过程； 2、了解74LS74、74LS08、74LS32、74LS74及74LS04集成电路的功能； 3、能够正确设计出电路图，并且能够根据电路图在电路板上连接好实物图，实现其功能。学会设计过程中的检验与完善。 2 题目理解分析和功能描述 理解分析：由于是模五计数器，余数就有0、1、2、3、4等五种情况，用二进制数来表示即为000、001、010、011、100.由于有五种情况，故需要三位二进制数来表示
6、，即有三个状态。而计数器又根据输入X的取值情况进行加1或加2计数，当X=0时，为加1模五计数器；当X=1时，为加2模五计数器。据此我们可以画出状态图，再依次完成后续步骤。功能描述：要实现题目所说功能，可以利用数字逻辑实验板和集成芯片来完成。将电路板逻辑电平区域八盏灯中的四盏作为实验的输入和输出。其中一盏灯作为输入X，用以改变输入X的取值0或1。另外三盏灯用来显示计数器的输出，也就是三位二进制数的三个状态，对应于三个D触发器的、。三位二进制计数器逻辑结构如图1所示。 计数器输出 三位二进制模5计数器 输入X 时钟节拍图1 三位二进制模五计数器数逻辑结构以状态000为此逻辑电路的初始状态，则随着外
7、部输入以及时钟脉冲的控制，输出序列如下所示：当外部输入X=0时对应的输出序列： 000 001 010 011 100电路板上显示外部输出的灯亮暗情况： 亮亮亮 亮亮暗 亮暗亮 亮暗暗 暗亮亮当输入X=1时对应的输出序列： 000 010 100 001 011 电路板上显示外部输出的灯亮暗情况： 亮亮亮 亮暗亮 暗亮亮 亮亮暗 亮暗暗说明：当输入X时，灯亮代表“1”，灯暗代表“0”； 而在输出中，灯亮代表“0”，灯暗代表“1”。3 逻辑电路设计具体步骤第1步，根据逻辑功能要求，作出原始状态图和原始状态表。由题目理解分析可知很容易画出该题目的原始状态图（如下图1），再根据原始状态图画出状态转移
8、真值表（如下表1）.图1 三位二进制数加1加2计数器状态图现态次态 X=0X=1000001010001010011010011100011100000100000001表1 三位二进制计数器状态表第2步，求出激励函数和输出函数表达式。由于采用D触发器设计电路，所以三个状态即为本题目所要的输出。实验利用D触发器，根据状态表 ，做出激励函数和输出函数真值表，如表2。根据激励函数和输出函数真值表做出激励函数和输出函数卡诺图。根据卡诺图化简写出最简的激励函数和输出函数表达式（由于采用D触发器，故输出函数表达式与激励函数相同）。表2 激励函数真值表X （n+1） (n+1) (n+1)0 0 0 00
9、 0 10 0 10 0 0 10 1 0 0 1 0 0 0 1 00 1 1 0 1 1 0 0 1 11 0 0 1 0 0 0 1 0 00 0 0 0 0 0 0 1 0 1d d d d d d 0 1 1 0d d d d d d 0 1 1 1d d d d d d 1 0 0 00 1 0 0 1 0 1 0 0 10 1 1 0 1 1 1 0 1 01 0 01 0 01 0 1 10 0 0 0 0 0 1 1 0 00 0 10 0 11 1 0 1d d dd d d1 1 1 0d d dd d d1 1 1 1d d d d d d 根据激励函数真值表画出卡诺图
10、并且作如下化简：: : 0 00 11 11 00 000000 10dd0 1 11dd0 1 00dd1 0 00 11 11 00 000010 11dd11 10dd01 01dd0: 0 00 11 11 00 010100 10dd11 10dd01 01dd0激励函数表达式： = = = = = = 激励函数表达式说明: 在画卡诺圈的过程中，一定要注意要用到无关最小项d，写出最简的逻辑函数表达式。但是由于与门的个数太多，影响了逻辑电路的连接。所以在化简的过程中，我改变了输出函数的逻辑表达式，采用了几个或门和异或门，这样大大地减少了芯片的运用，并且简化了电路。第3步，画出逻辑电路图
11、根据激励函数表达式，画出如图2所示的三位二进制数模五计数器电路图。4 设计中使用的集成电路名称及引脚编号 5V 13 12 10 9 8 71. 74LS04非门 （注明：13、10、8、1、3、5为输入1 2 3 4 5 6 地 12、9、7、2、4、为输出） 5V 13 12 11 10 9 82. 74LS08 与门 1 2 3 4 5 6 地 （注明：13、12, 10、9, 1、2，4、5为输入，11,8,3,6为对应输出） 5V 13 12 11 10 9 8（注明：13、12, 10、9, 1、2，4、5为输入，11,8,3,6为对应输出）3. 74LS32 或门 1 2 3 4
12、 5 6 地 5V 13 12 11 10 9 8（注明：13、12, 10、9, 1、2，4、5为输入，11,8,3,6为对应输出）4. 74LS86 异或门 1 2 3 4 5 6 地 ( 2D ) (2CK) (2Q ) (2 Q) 5V 12 11 9 85. 74LS74D触发器 2 3 5 6 地 （1D ）(1CK ) (1Q ) (1Q) 5 三位二进制模5（加1加2）计数器的连接5.1调试和测试同步时序逻辑电路和组合逻辑电路参考事项1） 实验开始时，检查并确定实验设备上的集成电路是否符合要求。2） 可以分步骤先连接同步时序逻辑电路，测试一下同步时序逻辑电路工作是否正常。再进一
13、步连接组合逻辑电路，这时就可以把同步时序逻辑电路和组合逻辑电路组成一体进行调试和测试。3） 导线在插孔中一定要牢固接触，集成电路引脚与引脚之间的连线一定要良好，不要连飞线。4） 在同步时序逻辑电路和组合逻辑电路连线时，为了防止连线时出错，可以在每连接一根线以后，在同步时序逻辑电路和组合逻辑电路图中做一个记号，这样可以避免联线搞错，连线漏掉，多余连线的现象发生。5.2 计数器的连接根据设计电路图，对照集成电路名称及引脚编号对电路进行连接。其中，输入X连接K1,三个状态的输出连接K5、K6、K7。连接过程中遵循着如下顺序：1、 连接每一个集成电路的电源和接地端，每一个集成电路的电源和地都是并联接入
14、。2、 给D触发器连入时间脉冲信号。3、 检查器件的是否能正常工作。对每一个器件的输入、输出进行检查，以便顺利进入计数器的连接，较少错误的干扰。4、 计数器接线，按照上述手绘逻辑电路图接线，顺序依照激励函数表达式的顺序，以免出现漏连、错连的现象。6 集成电路连接图和实验现象6.1集成电路连接图 如下为设计结果的集成电路连接图：6.2实验现象及调试和测试给连接好的计数器接通电源进行检测，首先把输入X开关打到“0”，调节单脉冲信号的输入，使得初始状态为000。观测K5、K6、K7三盏灯的亮暗现象，并记下个状态出现的次序，检测是否符合加1计数器的功能。在初始状态仍为000的情况下，再把输入X开关打到
15、“1”，观察是否为加2计数器。实验现象：电路板上的连线很糟糕，在单脉冲的连续输入下，电路板上居然显示出了“110”这个不存在的状态，我们在电路板的连线上检测了十分钟后，仍然没有发现问题。于是我拿出最初的卡诺图来重新化简，终于找出了错误。原来在进行的最后一步化简时将前面的部分弄成了“”，导致我们连线的错误。经过改正，我们重新测试电路，发现在时钟脉冲的控制下，当输入X=0，此电路确实为模五加1计数器，但由于电路板接触不良，所以出现不稳定现象，但当输入X=1时，输出序列却为“000 010 100 001 010 100 001”。但是我们检查好久之后仍然没有找出原因，为此我们特别打电话请教了王莹老
16、师，决定再当面找出错误，解决问题。7 三位二进制模5计数器设计总结和心得7.1 三位二进制模5计数器设计总结本次课程设计是一次典型的时序逻辑电路设计实验，在实验过程中主要利用到时序逻辑电路设计的思想，按照步骤按部就班的进行实验。本次的实验创新之处在于通过一个开关X,来实现两种模五计数器（加1和加2）。本次设计为计数器，故在设计的过程中先画出状态图，再根据状态图画出状态表。本次实验的精髓部分在于卡诺图的化简过程，实验中经过反复的研究发现，如果实验完全依赖与与门、或门、非门、D触发器需要用十多个与门，这样使得电路非常繁琐，所以，在在化简卡诺图的过程中，我引入异或门电路，这样让与门的使用数减为7个，
17、大大简化了电路。， 7.2 课程设计心得本次课程设计中的最大感觉是学习这门课程，不仅仅要注重理论知识的掌握，更要注重实际操作能力的培养，这让我对数字逻辑这门课程有了更深刻的理解和认识。光是在纸上画出逻辑电路图就花了我很长时间，不仅要清晰简洁，还要美观；在电路板上连接电路图时，那些芯片导线等过于复杂，经常忘记哪些线已经连接，哪些现还没有连接。这次试验实验，我不但了解了集成电路74 LS 74、74 LS 08、74 LS 32、74 LS 04、74LS 86的使用，而且通过对它们的组合运用实现了模五计数器的功能。在实验的过程中，我们的团队精神发挥的比较好，通过共同的探讨、明确的分工使实验效果基
18、本达到了预期的目的，并且在实验过程中交流思想，互相促进提高，使每个人都有收获。数字逻辑这门课程是计算机专业的基础课程，也是开启计算机硬件领域的基石。通过这次课程设计，增强了我对组合逻辑电路和时序逻辑电路的认识，提高了对专业的热爱，以使我对以后的专业课程有了更加积极的展望。本科生课程设计成绩评定表班级：姓名： 学号：序号评分项目满分实得分1学习态度认真、遵守纪律102设计分析合理性103设计方案正确性、可行性、创造性204设计结果正确性405设计报告的规范性106设计验收10总得分/等级评语：注：最终成绩以五级分制记。优（90-100分）、良（80-89分）、中（70-79分）、及格（60-69分）、60分以下为不及格指导教师签名：201 年月日
