《基于FPGA的FIR低通滤波器的设计.doc》由会员分享，可在线阅读，更多相关《基于FPGA的FIR低通滤波器的设计.doc（7页珍藏版）》请在三一办公上搜索。
1、本科生毕业论文（设计）题目 基于FPGA的FIR低通滤波器的设计 姓名 王俊喜 学号 2010234758 院系 信息技术与传播学院 专业 电子信息与科学技术 指导教师 代凌云 职称 讲师 年 月 日目录摘要1关键词1Abstract1Key words1引言2第2章FIR滤波器的结构及实现方法3 2.1FIR滤波器的特点3 2.2FIR滤波器的基本结构3基于FPGA的FIR低通滤波器的设计电子信息与科学技术 专业 学生 王俊喜指导教师 代凌云摘要：随着雷达、图像、通信等领域对信号高速处理的要求，研究人员正寻求高速的数字信号处理算法，以满足这种高速地处理数据的需要。而FIR滤波器具有严格的线性
2、相位，数字滤波器在数字信号处理中占有很重要的地位，它涉及领域很广，如通信系统、航空航天、电力系统、系统控制、故障检测、自动化仪器等。常用的高速实时数字信号处理的器件有 ASIC、可编程的数字信号处理芯片（如 TI 系列、AD系列等）、FPGA，等等。FPGA具有的灵活的可编程逻辑可以方便的实现高速数字信号处理，突破了并行处理、流水级数的限制，有效地利用了片上资源，加上反复的可编程能力，越来越受到国内外从事数字信号处理的研究者所青睐。数字滤波器的好坏对众多工程技术领域影响很大，一个好的数字滤波器会有效的推动众多工程技术领域的技术改造和学科发展。随着微电子技术的发展，采用现场可编程门阵列FPGA进
3、行数字信号处理得到了飞速发展。关键词：数字信号处理、FIR滤波器、现场可编程门阵列、ASIC等等。Based on the FPGA FIR low-pass filter designElectronic information and science and technology Professional wang jun xi studentInstructor dai ling yunAbstract：With the radar, image, communications and other areas of the high-speed signal processing, re
4、searchers are looking for high-speed digital signal processing algorithms, high-speed processing of data in order to meet this need. FIR filter has a strict linear phase digital filters in digital signal processing plays a very important position, it involves wide range of areas such as communicatio
5、ns systems, aerospace, power systems, system control, fault detection, automation equipment, etc. . Devices commonly used in high-speed real-time digital signal processing ASICs, programmable digital signal processing chips (such as TIs family of the AD series), FPGAs, and so on. FPGA has the flexib
6、ility of programmable logic can easily achieve high-speed digital signal processing, broke through the limitations of parallel processing, water series, and effective use of chip resources, coupled with repeated programmability, more and more engaged by domestic and foreign digital signal processing
7、 researchers favor. The digital filter is good or bad a great impact on a number of engineering and technical fields, a good digital filter will be effective in promoting a number of engineering and technical field of technological innovation and interdisciplinary development. With the development o
8、f microelectronics technology, the use of field programmable gate array FPGA for digital signal processing has made rapid development.Key words：Digital signal processing, FIR filter, field programmable gate arrays, ASICs, etc.引言首先概要介绍课题的选题背景和国内外研究现状，以及本文所使用的研究方法和主要做的工作。一、课题的选题背景许多工程技术领域都涉及到信号，这些信号包括
9、电的、磁的、机械的、热的、声的、光的及生物的等等。如何在较强的背景噪声和干扰信号下提取出真正信号并应用于工程，这正是信号处理要研究解决的问题。20世纪60年代，数字信号处理理论得到迅猛发展理论体系和框架趋于成熟，到现在已经成为一门独立的理论学科。数字滤波器在数字信号处理中占有很重要的地位，它涉及领域很广，如通信系统、系统控制、航空航天、电力系统、故障检测、自动化仪器等。数字滤波器的好坏对众多工程技术领域影响很大，一个好的数字滤波器会有效的推动众多工程技术领域的技术改造和学科发展。随着微电子技术的发展，采用现场可编程门阵列FPGA进行数字信号处理得到了飞速发展。由于FPGA具有现场可编程的特点，
10、可以实现专用集成电路，因此越来越受到硬件电路设计工程师们的青睐。二、国内外研究现状在国内研究中，设计FIR滤波器所涉及的乘法运算方式有：并行乘法、位串行乘法和采用分布式算法的乘法。自从XilinX公司1985年推出第一片FPGA以来，由于集成度高、方便易用、开发和上市周期短，使得FPGA器件在数字设计和电子生产中得到迅速普及和应用，发展潜力十分巨大。现在FPGA已经发展到可以利用硬件乘加器、片内储存器、逻辑单元、流水处理技术等特有的硬件结构，高速完成FFT 、FIR 、复数乘加、卷积、三角函数以及矩阵运算等数字信号处理。三、研究方法和主要的工作通常 FIR滤波器设计实现大致可以分为两类。一类是
11、软件实现，使用高级语言如 C/C+，MATLAB等，在通用的计算机上实现。这种方法多用于教学或算法仿真，不能实现实时性。另一种就是硬件实现。目前硬件实现有以下几种方式。一种是使用通用的可编程 DSP芯片编程实现，如 TI 的 DSP系列、AD的DSP 系列等，它们主要的数学运算单元是乘累加器（MAC）。MAC 能在一个机器时钟周期内完成一次乘累加运算，同时硬件上配备不同等级的流水结构和哈佛结构，能够实现高速实时的数字信号处理。但由于固定的硬件结构和流水等级，使得在应用上有所限制。同时，就是同一公司的不同系列 DSP芯片，其编程的指令集也会有所不同，加大了开发周期。另一种就是采用可编程逻辑器件（
12、CPLD/FPGA）。FPGA具有灵活的可编程逻辑，突破了并行处理与流水级数的限制，可以很好的实现信号处理的实时性。同时，开发程序的可移植性好，可以缩短开发周期。目前，使用 FPGA设计 FIR滤波器常用乘法器结构和分布式算法结构。使用乘法器结构又有采用乘累加结构，并行乘法器结构。乘累加结构是最简单的一种，占用资源少，缺点是处理速度慢，可用于处理速度要求不高。并行乘法器结构相对要复杂，如果加上流水结构，能实现较高速的信号处理，能够满足一定的实时性。但是这种结构受乘法器处理速度和个数的限制。分布式算法（DA）巧妙的利用 ROM 查找表将固定系数的乘累加运算转换成查找表操作，避免了乘法运算。同时，
13、查找表后的数据执行的都是简单的加法运算，可以较大程度地提高运算速度和插入流水。这种方法是目前比较常用的基于 FPGA设计 FIR滤波器的方法。第一章FIR滤波器的结构本章简要介绍 FIR滤波器的结构及设计方法，并详细分析，以寻找最佳的设计方案。2.1 FIR滤波器的特点 系统的单位冲激响应h(n)有限个n值处不为零； 系统函数H（z）在z0处只有零点，即在有限z平面只有零点，而全部极点在z=0处（因果系统）； 在结构上主要是非递归结构，没有输出到输入的反馈，但有些结构（例如频率抽样结构）也含有反馈的递归部分。设FIR滤波器的单位冲激响应h(n)为一个N点序列，0nN-1,则滤波器的系统函数为
14、H(Z)= h(n)z-n就是说，它有（N-1）阶极点在z=0处，它有（N-1）个零点位于有限z平面的任何位置。2.2FIR滤波器的结构横截型系统的差分方程表达式为 y(n)=h(m)x(n-m) 很明显，这就是线性移不变系统的卷积和公式，也是x (n)的延时链的横向结构，如图2.1所示，称为横截型结构或卷积型结构，也可称为直接型结构。图 2.1 直接型数字 FIR 滤波器结构图将转置定理用于图2.1，可得到图2.3的转置直接型结构。 图 2.2 转置型数字 FIR 滤波器结构图级联型将H (z)分解成实系数二阶因子的乘积形式 其中N/2表示取N/2的整数部分。若N为偶数，则N1为奇数，故系数
15、B2K中有一个为零，这是因为，这时有奇数个根，其中复数根成共轭对必为偶数，必然有奇数个实根。图2.3画出N为奇数时，FIR滤波器的级联结构，其中每一个二阶因子用图2.1的横型结构。 这种结构的每一节控制一对零点，因而再需要控制传输零点时，可以采用它。但是这种结构所需要的系数B2k（I = 0，1，2，k，= 1，2，N/2）比卷积型的系数h (n)要多，因而所需的乘法次数也比卷积型的要多。 图18FIR滤波器的级联型结构 频率抽样型在第三章中已说过，把一个有限长序列（长度为N点）的z变换H (z)在单位圆上作N等分抽样，就得到H (k)，其主值序列就等于h (n)的离散傅里叶变换H (k)。那
16、里也说到用H (k)表示的H (z)的内插公式为 这个公式就为FIR滤波器提供了另外一种结构，这种结构由两部分级联组成。 其中级联的第一部分为 这是一个FIR子系统，是由N节延时单元构成的梳状滤波器，即Hc (z)在单位圆上有N个等间隔角度的零点，它的频率响应为 其子网络结构及频率响应幅度见图22。 级联的第二部分为 它是由N个一阶网络并联组成，而这每一个一阶网络都是一个谐振器 令Hk(z)的分母为零，即令 可得到此一阶网络在单位圆上有一个极点 图23FIR滤波器的频率抽样型结构也就是说：此一阶网络在频率为 处响应为无穷大，故等效于谐振频率为2k / N的无损耗谐振器。这个谐振器的极点正好与梳
17、状滤波器的一个零点（I = k）相抵消，从而使这个频率（= 2k / N）上的频率响应等于H (k)。这样，N个谐振器的N个极点就和梳状滤波器的N个零点相互抵消，从而在N个频率抽样点上（= 2k / N，k = 0，1，N 1）的频率响应就分别等于N个H (k)值。 频率抽样结构的特点是它的系数H (k)就是滤波器在= 2k / N处的响应，因此控制滤波器的频率响应很方便。但是结构中所乘的系数H (k)及WN都是复数，增加了乘法次数和存储量，而且所有极点都在单位圆上，由系数WN决定，这样，当系数量化时，这些极点会移动，有些极点就不能被梳状滤波器的零点所抵消（零点由延时单元决定，不受量化的影响）
18、。系统就不稳定了。 为了克服系数量化后可能不稳定的缺点，可以将频率抽样结构做一点修正，即将所有零、极点都移到单位圆内某一靠近单位圆、半径为r (r小于或近似等于1)的圆上（r为正实数）。 快速卷积结构只要将两个有限长序列补上一定的零值点，就可以用圆周卷积来代替两序列的线性卷积。由于时域的圆周卷积，等效到频域则为离散傅立叶变换的乘积。因而，如果 即将输入x (n)补上LN1个零值点，将有限长单位冲激响应h (n)补上LN2个零值点，只要满足L = N1 + N21，则L点的圆周卷积就能代表线性卷积，即 用DFT表示，则有 Y(k) =X(k)H(k) Y(k) = DFTy (n)，L点 X(k) = DFTx(n)，L点 H(k) = DFTh (n)，L点 这样，我们就可得到快速卷积结构，当N1，N2足够长时，它比直接计算线性卷积要快得多。这里计算DFY和IDFT都采用快速傅立叶变换计算方法。线性相位FIR滤波器的卷积结构在许多实际应用，如图像处理中，要求数字滤波器具有线性相位具有线性相位特性的滤波器传输函数H(ejw)为 式中q(w)=-t w为滤波器的相位响应函数，是w的线性函数（即线性相位特性）如果FIR滤波器的单位冲激响应h(n)为实数且满足如下条件 h(n)=h(N-1-n)或者h(n)=-h(N-1-n),得到图19所示结构
