《基于数字电路的频率计设计(课程设计).doc》由会员分享，可在线阅读，更多相关《基于数字电路的频率计设计(课程设计).doc（24页珍藏版）》请在三一办公上搜索。
1、摘要本文介绍了一种基于TTL系列芯片的简易数字频率计。数字频率计应用所学的数字电路知识进行设计。电路由放大整形电路、时基电路、逻辑控制电路、计数锁存电路及译码显示电路组成。能够较精准的测量正弦波、三角波、方波的频率。测量范围能够达到1Hz100KHz。关键词： 频率计；闸门时间；脉冲个数；数字电路目录1 方案选择-42数字频率计测频率的基本原理-43数字频率计的硬件设计-63.1原理图设计-63.1.1原理图-63.2 模块分析-63.2.1 放大整形电路-63.2.2 时钟电路-73.2.3分频电路-83.2.4 计数电路-93.2.5 逻辑控制电路-103.2.6 显示电路-113.3 芯
2、片功能介绍-123.3.1 74LS00-123.3.2 74LS08-133.3.3 74LS14-133.3.4 74LS48-143.3.5 74LS74-153.3.6 74LS90-163.3.7 74LS123-173.3.8 74LS273-184 总结-205 参考文献-20附录1 整机原理图-22附录2 元器件清单-231方案选择1.1用单片机实现。利用单片机内部Timer/Counter对被测信号计数，经过运算后送到数码管进行动态显示测量结果。此方案精度高，应用器件少，性能稳定，成本很小。由于去年曾有设计者使用单片机完成课程设计，但未能通过审核，故不予采用。1.2用专用测频
3、大规模集成芯片ICM7216D实现1。通过综合分析此方案性能很高，可以测量的频率很高，但芯片成本比较高，设计者不需要对其内部构造及原理了解太多，只要按照此芯片功能引脚连接少许外围电路就可以设计出频率计，但失去了本次课程设计的意义。1.3利用大量的数字芯片，通过各种逻辑关系构成。本方案要求设计者具有较高的硬件知识，能够在很大程度上提高设计者对数字电子及模拟电子技术的掌握，对于设计者来说具有重要意义。因此本次设计采用此方案。2数字频率计测频率的基本原理2所谓频率，就是周期性信号在单位时间(1s)内变化的次数。若在一定时间间隔T内测得这个周期性信号的重复变化次数为N，则其频率可表示为 f=N/T据此
4、，设计方案框图如图2.1。图2.1被测信号Vx经整形电路变成计数器所要求的矩形脉冲信号，其频率与被测信号的频率Fx相同。时钟电路提供标准时间基准信号，基准时钟经分频器后输出频率分别有1Hz，0.1Hz，0.01Hz，0.001Hz的闸门信号，计数器在一个阀门信号周期内对被测信号计数，直到1周期闸门信号结束时，停止计数，同时产生锁存信号，启动延时信号。锁存信号使计数器的值在数码管上显示。当延时结束后清除计时器和分频器开始下一次测量。其原理如图2.2。图2.23数字频率计的硬件设计3.1原理图设计见附录13.2 模块分析3.2.1 放大整形电路 放大整形电路由运算放到器LM358与施密特触发器74
5、LS14等组成。其中LM358组成放大器，当输入信号很小时将其进行放大。开关可以用来选择是否放大。施密特触发器，它对放大器的输出信号进行整形，使之成为矩形脉冲3。电路如图3.2.1。TTL脉冲图3.2.13.2.2 时钟电路 时钟电路的作用是产生一个标准时间信号，电路应用非门CD4016与晶振产生1MHz的时钟信号，其输出频率稳定性很高。电路如图3.2.2图3.2.23.2.3分频电路 应用2个CD4017和74LS74个对1M的时钟信号进行分频4得到5KHz时钟。再用4个CD4017分别对5KHz时钟进行10，100，1000，10000分频得到500Hz，50Hz，5Hz，0.5Hz的时钟
6、信号。电路如图3.2.3。脉冲输入脉冲输出图3.2.3当达到被测信号频率达到最大值时，闸门脉冲高电平为1ms，即计数器需在1ms内完成100次计数，但是计数器以及其级联的TTL芯片的传输延时均在纳秒级5，如表3.2.3。IC时延输传TPHLTPLHTsum74LS0015 nS15 nS30 nS74LS0820 nS15 nS35 nS74LS48100 nS100 nS200 nS74LS9060 nS52 nS112 nS74LS12333 nS33 nS66 nS74LS27324 nS24 nS48 nS表3.2.33.2.4计数电路计数器的作用是对输入脉冲计数。根据设计要求，最高测
7、量频率为 100KHz ，应采用 4 位十进制计数器，可以选用现成的10进制集成计数器。而本设计采用74LS90二、五、十进制计数器的。其原理图如图3.2.4所示。图3.2.43.2.5 逻辑控制电路 6根据图2.2所示波形，在时基信号结束时产生的下跳沿来产生锁存信号,锁存信号的下跳沿又用来产生清零信号。锁存信号和清零信号可由两个单稳态触发器74LS123产生，它们的脉冲宽度有电路的时间常数决定。由74LS123的功能表可得当CLR=B=1、触发脉冲从A端输入时，在触发脉冲的负跳变作用下，输出端Q可获得一个正脉冲，端可获得一负脉冲。74LS123输出的波形关系正好满足图2.2所示波形要求。手动
8、复位开关S1按下时，计数器清零。其原理图如图3.2.5所示。图3.2.53.2.6显示电路电路通过7段数码管显示被测信号的频率，当74LS273锁存后，把数据送到74LS48进行译码。74LS48译码后输出对应的高低电平使数码管显示不同的值7。电路如图3.2.6。图3.2.63.3芯片功能介绍83.3.1 74LS00逻辑引脚图及功能表如图3.3.1、表3.3.1。图3.3.1表3.3.13.3.2 74LS08逻辑引脚图及功能表如图3.3.2、表3.3.2。图3.3.2表3.3.23.3.3 74LS14逻辑引脚图及功能表如图3.3.3、表3.3.3。图3.3.3表3.3.33.3.4 74
9、LS48逻辑引脚图及功能表如图3.3.4、表3.3.4。图3.3.4表3.3.43.3.5 74LS74逻辑引脚图及功能表如图3.3.5、表3.3.5。图3.3.5表3.3.53.3.6 74LS90逻辑引脚图及功能表如图3.3.6、表3.3.6(a)、表3.3.6（b）。图3.3.6表3.3.6(a)表3.3.69(b)3.3.7 74LS123逻辑引脚图及功能表如图3.3.7、表3.3.7。图3.3.7表3.3.73.3.8 74LS273逻辑引脚图及功能表如图3.3.8、表3.3.8。图3.3.8表3.3.8结束语本系统是采用纯硬件电路组成的。比较用单片机及测频大规模集成芯片ICM721
10、6D来实现数字频率计的显示来说，这个系统相对难度有点大了。因为元件数目多，电路结构复杂点。但是，此电路各单元电路的设计思路是很清晰的，整个系统的设计逻辑思维较好。其测量频率范围也能达到110KHz。与其他用纯硬件电路设计的频率相比较，本系统还是有其可取之处的。4.总结本次课程设计让我们体会到分析电路、设计电路、绘制电路过程中的苦与甜。电路设计与制作是我们将来必须的专业技能，这次课程设计为我们提供了一个应用自己所学知识运用到实践的机会。从图书馆、网上查找资料对电路设计，都对我们所学专业知识进行了检验。在设计制作的过程中，发现了以前所学的模电数电的知识掌握地不够扎实。同时，在设计的过程中，遇到了一
11、些以前没有用过的元件，但是通过查找资料来学习这些元件的功能和使用，能力进一步得到了提升。此次过程是一个考验人耐心的过程，不能有丝毫的急躁，马虎，本次课程设计告诉我们，我们先要熟练地掌握课本中所学的知识，然后，通过课余时间的实践，我们可以将所学的知识设计出一个作品来，这样才能加深对知识的理解及遇到问题自主分析解决能力。5参考文献1 毛永毅.单片频率计ICM7216D及应用.国外电子测量技术，2002，(3)：4-7.2 康华光.电子技术基础（第四版）.北京：高等教育出版社，20033 李银华.电子线路设计指导. 北京:北京航天航空大学出版社，2005年6月4 臧春华.电子线路设计与应用. 北京:
12、高等教育出版社，2004年9月5 德州仪器(TI)中国官方网站6 李莺，罗毅.超高频数字频率计的设计.重庆邮电大学学报（自然科学版）.2007，(6)：666-668.7 何书森.使用电子线路设计速成. 福州：福建科学技术出版社，2004年8月8 美国国家仪器(NI)中国官方网站附录1 整机电路图附录2 元件清单CAP：C1 50pF1C3 4.7uF1C4 4.7uF1CAPVAR：C2 30/50pF1REST R1 51 K1R2、R4、R5、R6 10 K4R3 30 K1R7 1 K1IC：U1 CD40691U2 CD401061U3、U4、U6、U7、U8、U9 CD40174U5 74LS741U10 74LS081U11、U12 74LS1232U13 74LS001U14、U15 74LS2732U16、U17、U18、U19 74LS484U20、U21、U22、U23 74LS904U24、U25 74LS142U26 LM3581CRYSTAL : 1M1DISPLAY:DIP 7-SEG DP 4BATTERY: +5V 1SWTICH:S1 SW-PB 1 S2 SW DIP-4 1 S3 SW-SPST 1
