《计数器数电课设.doc》由会员分享，可在线阅读，更多相关《计数器数电课设.doc（18页珍藏版）》请在三一办公上搜索。
1、 成 绩 评 定 表学生姓名刘秀鹏班级学号1103010421专 业自动化课程设计题目数字电子课程设计评语组长签字：成绩日期 20 年 月 日课程设计任务书学 院信息科学与技术专 业自动化学生姓名刘秀鹏班级学号 1103010421课程设计题目1.六进制同步加法计数器（无效状态：010 001） 2.串行序列发生器的设计（检测序列100111）3.用74290构成40进制异步加法计数器并显示实践教学要求与任务:1) 采用实验箱设计、连接、调试三位二进制计数器。2) 采用实验箱设计、连接、调试串行序列检测器。3) 采用multisim 仿真软件建立复杂的计数器电路模型；4) 对电路进行理论分析；
2、5) 在multisim环境下分析仿真结果，给出仿真时序图；6) 撰写课程设计报告。工作计划与进度安排:第1天：1.布置课程设计题目及任务。2.查找文献、资料，确立设计方案。第2-3天： 在实验室中设计、连接、调试三位二进制计数器及串行序列检测器电路。第4天：1. 安装multisim软件，熟悉multisim软件仿真环境。在multisim环境下建立电路模型，学会建立元件库。2. 对设计电路进行理论分析、计算。3. 在multisim环境下仿真电路功能，修改相应参数，分析结果的变化情况。第5天：1. 课程设计结果验收。2. 针对课程设计题目进行答辩。3. 完成课程设计报告。指导教师： 201
3、3年6月 日专业负责人：2013 年 月 日学院教学副院长：2013 年 月 日 目录 1 课程设计的目的与作用IV 2 设计任务、及所用multisim软件环境介绍IV 2.1设计任务IV 2.2 Multisim软件环境介绍IV3 理论分析及计算V3.1 三位二进制减法计数器电路（无效态：000，001）V3.1.2 选择触发器，求时钟方程，输出方程和状态方程V3.1.3 求驱动方程VII3.1.4 检查电路能否自启动VII4.2 串行序列检测器（检测序列：1000）电路VIII4.2.1状态图VIII4.2.2 选择触发器，求时钟方程，输出方程和状态方程VIII4.2.3 求驱动方程IX
4、4.2.4 按照所求驱动方程及输出方程连模型电路。X4.3 跑马灯电路X5 仿真电路图的建立X5.1 三位二进制减法计数器电路（无效态：000，001）X5.2 串行序列检测器（检测序列：1000）电路XI5.3 跑马灯电路XI6 设计总结和体会XII6.1总结XII6.2 体会XII7 参考文献XII1 课程设计的目的与作用 1 理解六进制同步加法计数器电路（无效态：010，001）的工作原理。 2 理解串行序列发生器（检测序列：100111）电路的工作原理。 3 掌握六进制同步加法计数器电路（无效态：010，001）和串行序列发生器（检测序列：100111）电路的设计。 4 掌握74290
5、芯片的工作原理，学会用74290设计N进制计数器并显示。 5 掌握MULTISIM软件的应用，能够理解软件中图形的意义及不同。 2 设计任务、及所用multisim软件环境介绍 2.1设计任务1在multisim中建立六进制同步加法计数器电路（无效态：010，001）。2在multisim中建立串行序列发生器（检测序列：100111）电路。3在multisim中建立由74290芯片构成40进制异步加法计数器电路。 2.2 Multisim软件环境介绍 Multisim是加拿大图像交互技术公司（Interactive Image Technoligics简称IIT公司)推出的以Windows为基
6、础的仿真工具，适用于板级的模拟/数字电路板的设计工作。它包含了电路原理图的图形输入、电路硬件描述语言输入方式，具有丰富的仿真分析能力。它的前身是虚拟电子工作台。 大家可以使用Multisim交互式地搭建电路原理图，并对电路行为进行仿真。Multisim提炼了SPICE仿真的复杂内容，这样大家无需懂得深入的SPICE技术就可以很快地进行捕获、仿真和分析新的设计，这也使其更适合电子学教育。通过Multisim和虚拟仪器技术，PCB设计工程师和电子学教育工作者可以完成从理论到原理图捕获与仿真再到原型设计和测试这样一个完整的综合设计流程。 软件以图形软件为主，界面由菜单栏，工具栏等构成，通过对各个部分
7、的操作可以电路图的输入输出等对电路进行相应的观测和分析。界面很接近Windows界面，非常的人性化，很适合也很方便我们学习和应用。3. 理论分析及计算3.1 六进制同步加法计数器电路（无效状态：010 001）3.1.1 状态图 状态图如下图1 000011100 /0 /0 111110101 图1 六进制同步加法计数器状态图3.1.2 选择触发器，求时钟方程，输出方程和状态方程 1 选择触发器 由于JK触发器功能齐全，使用灵活，在这里选用三个CP下降沿触发的边沿JK触发器。 2 求时钟方程 采用同步方案，故取，CP是要设计的时序电路的输入时钟脉冲。 3求输出方程 确定约束项：001,010
8、是没有使用的无效状态，其对应的最小项，是约束项由图四所示状态图所规定的输出与现态间的逻辑关系，可以直接画出信号Y的卡诺图，如下表1所示0001111000010010 表1 Y的卡诺图 由卡诺图可得， 4求状态方程 由状态图可以直接画出如表2所示电路次态的卡诺图，0001111000111001101110000111 表2电路各次态卡诺图由表2分解可得表3，表4，表5四所示各触发器的卡诺图如下：0001111000111101 表3 的次态的卡诺图0001111001010101 表4 的次态的卡诺图0001111001011001 表5的次态的卡诺图 由表3,4,5可得，各状态方程为： 3
9、.1.3 求驱动方程JK触发器的特性方程为 ： ，结合状态方程可得驱动方程为： , ， ， 3.1.5 按照所求驱动方程及输出电路连模型电路 图2 六进制同步加法计数器仿真接线图4序列信号发生器的设计（发生序列100111）4.1基本原理序列信号发生器是能够依据时钟脉冲信号输出规定序列代码的一种时序电路。序列信号发生器的设计方法同序列检测器，只是不存在输入信号X。4.2设计过程序列发生器（发生序列010100）的特性表 Y0001011 01000101111011111 图3 发生器特性表由发生器的特性表可得输出方程为“设计电路图根据上题设计的三位二进制加法器，用来设计这个序列中的六个不同的
10、数值，这样可以很容易的观察这个序列的变化。图4 序列信号发生器逻辑图5.74290构成40进制异步加法计数器5.1设计原理 用74290构成40进制计数器需要两片芯片分别作为十位和个位，两片芯片的,采用异步置零法分别组成4进制和10进制计数器，第一片芯片的,第二片芯片的，将两片芯片级联后即可得到40进制的计数器5.2电路仿真接线图74290构成40进制计数器的接线图如下 图5 40进制计数器仿真模拟接线图6. 仿真结果分析6.1六进制同步加发计数器仿真结果分析在Multisim 10上开始对六进制同步加法计数器仿真，结果如图6所示 （1） 状态000 （2） 状态011 （3） 状态100 （
11、4）状态101 (5) 状态110 （6）状态1116.2 串行序列发生器结果分析在Multisim 10上开始对串行序列发生器进行仿真，结果如图7所示 （1）发生1 (2) 发生0 (3) 发生0 （4）发生1 （5）发生1 （6）发生16.3 40进制计数器仿真结果分析在Multisim 10上开始对40进制计数器仿真，结果如图8所示 （1）计数初始值 （2）计数终值再经历一个计数脉冲后返回到计数初值（0000）如下图所示7设计总结和体会通过此次数字电子技术课程设计，我更加扎实的掌握了有关数字电子计数方面的知识，在设计过程中虽然会遇到一些问题，但经过一次又一次的思考，一遍又一遍的检查，最终找出了原因所在，也暴露出了前期我在这方面的知识欠缺好经验不足。在设计过程中，我不断发现错误，不断改正，不断领悟，不断获取。在这次课程设计中，不仅培养了我独立思考、动手操作的能力，认真严谨的态度，在其他能力上也都有了提高。也使我学会了科学地分析实际问题，获得了很多宝贵的经验，激发了我今后努力学习的兴趣，将对我以后的学习产生积极的影响。8 参考文献 余孟尝.数字电子技术基础简明教程.3版.北京：高等教育出版社，2006. 王革思.数字电路原理、设计与实践教程.哈尔滨：哈尔滨工程大学出版，2007.
