《DDS频率合成器相位截断误差频谱特性仿真分析.doc》由会员分享，可在线阅读，更多相关《DDS频率合成器相位截断误差频谱特性仿真分析.doc（3页珍藏版）》请在三一办公上搜索。
1、DDS频率合成器相位截断误差频谱特性仿真分析2007年第8-tl中图分类号:TN74文献标识码:A文章编号:10092552(20o7)03一OO8902DDS频率合成器相位截断误差频谱特性仿真分析栾宝宽,王传刚,董茂林(海军航空工程学院青岛分院,青岛266041)摘要:DDS频率合成器中由于一般只取相位累加器的高A位,用来寻址,从而产生了相位截断误差,导致输出谱杂散.利用仿真工具Systemview对相位截断误差频谱特性进行了仿真分析,对DDS频率合成器设计中频率控制字及低通滤波器的选择具有一定的指导意义.关键词:DDS;相位截断;仿真Emulationalanalysisofthespec
2、trumcharacteristiccausedbythephasetruncationindirectdigitalfrequencysynthesizerLUANBao-kuan,WANGChuangang,DONGMao-lin(Q,zdaoBranch,NavyAeronautical-eenngCollege,Qdao266041,Cna)Abstract:Indirectdigitalfrequencysynthesizer,thespectrumismiscellaneousbecauseonlythehigherbitsareremainedduringthecourseofs
3、eekingaddress.Thespectru_mcharacteristiccausedbythephasetnmcationisemulationalanalysedwithSystemview.IthastheimportantreferencevalueoftheselectionoffrequencycontrolwordandthelowpassfilterduringthedesignCOUISofdirectdigitalfrequencysynthesizer.Keywords:DDS;phasetnmeation;emulation0引言DDS频率合成器具有分辨率高,频率
4、转换速度快,实施调制灵活,生产成本低,生产重复性好等优点,近年来得以迅速发展并被广泛应用.由DDS频率合成器原理可知,若相位累加器的位数为位,查询表ROM的存储量为2D比特,其中D为ROM的输出位数.如果相位累加器输出的N=32位全部用来对ROM寻址,则ROM至少需要4G的容量,在一块DDS芯片中集成这么大的ROM会使成本提高,功耗增大,且可靠性下降,在某种程度上讲也是不可能的.所以一般只取相位累加器的高A位用来寻址,舍弃(一A)位,正因为如此,产生了相位截断误差,在输出谱上表现为杂散分量.1相位截断误差频谱特性相位截断并非在每个输出频点上都产生杂散,杂散的大小及分布取决于相位累加器位数,寻址
5、位数A和频率控制字.由文献1可知,最大杂散水平满足:SPUR=一6.02A(dBc).相位截断杂散会引起杂散频率为一,4-4-fo的杂散信号,其中为时钟频率,m,n为整数,满足:=(Xmod2)?,:/2,其中X=K/A,=GCD(K,2),GCD(K,2)表示2和的最大公约数.2相位截断误差频谱特性仿真分析利用现代系统设计,仿真的动态分析工具SystemView,根据DDS的基本结构和工作原理建立DDS仿真模块如图1所示.在此仿真模块设计中,未考虑DAC对DDs输出信号的影响,此时DAC相当于一个理想的采样一保持电路,采样器采样频率相当于DDS系统的参考时钟.,:,信号源中的输出表达式P(0)=K,其中就是DDS系统输入的频率控制字.在相位累加器位数,频率控制字和低通滤波器截止频率相同的前提下,仿真结果如图2所示.收稿日期:2o0608一I4作者简介:栾宝宽(1970一),硕士,海军航空工程学院青岛分院讲师.主要从事无线电导航专业教学及科研工作.一89
