《多功能数字钟课程设计报告1.doc》由会员分享，可在线阅读，更多相关《多功能数字钟课程设计报告1.doc（10页珍藏版）》请在三一办公上搜索。
1、数字电路课程设计报告课题：多功能数字时钟姓 名：学 号：班 级：专 业：电子信息工程指导老师：2012年6月15日目录一、设计课题1二、设计任务1三、设计要求1四、分析及设计过程1五、组装及调试过程7六、设计心得及总结7一、设计课题多功能数字钟电路设计.二、设计任务给定的主要器件：芯片数量（片）芯片数量（片）74LS00474LS48474LS03（OC）274LS92274LS04274LS90274LS93274LS74274LS191274LS202数码显示器BS20265551三、设计要求1、数字钟的功能要求基本功能 以数字形式显示时、分、秒的时间，为节省器件，其中秒的个位可以用发光二
2、极管指示，小时的十位亦可以用发光二极管指示，灯亮为“1”，灯灭为“0”。小时计数器的计时要求为“12翻1”。要求手动快速校时、校分或慢校时、慢校分。扩展功能 定时控制，其时间自定；仿广播电台整点报时；触摸报整点时数或自动报整点时数。2、设计步骤与要求 拟定数字钟电路的组成框图，要求设计优化，电路功能多，器件少，成本低。 设计并安装各单元电路，要求布线整齐、美观，便于级联与调试。 测试数字钟系统的逻辑功能，使满足设计功能的要求。 画出数字钟系统的整机逻辑电路图。 写出课程设计实验报告。四、设计分析于过程 本课题是数字电路中计数、分频、译码、显示及时钟振荡器等组合逻辑电路与时序逻辑电路的综合应用。
3、通过学习，要求掌握多功能数字钟电路的设计方法、装调技术及数字钟的扩展应用。1、数字钟的功能要求 （1）基本功能准确计时，以数字形式显示时、分、秒的时间；小时的计时要求为“12翻1”，分和秒的计时要求为60进位；校正时间。 （2）扩展功能定时控制；仿广播电台整点报时；报整点时数；触摸报整点时数。 2、数字钟电路系统的组成框图 如图S1-1所示，数字钟电路系统由主体电路和扩展电路两大部分所组成。其中主体电路完成数字钟的基本功能，扩展电路完成数字钟的扩展功能。 系统的工作原理是：振荡器产生的稳定的高频脉冲信号，作为数字钟的时间基准，然后经分频器输出标准秒脉冲。秒计数器计满60后向分计数器进位，分计数
4、器计满60后向小时计数器进位，小时计数器按照“12翻1”规律计数。计数器的输出分别经译码器送显示器显示。计时出现误差时可以用校时电路校时、校分、校秒。各扩展电路必须在主体电路正常运行的情况下才能进行功能扩展。图S1-1多功能数字钟系统组成框图 3、主体电路的设计 主体电路是由功能部件或单元电路组成的。在设计这些电路或选择部件时，尽量选用同类型的器件，如所有功能部件都采用TTL集成电路或都采用CMOS集成电路。整个系统所用的器件种类应尽可能少。下面介绍各功能部件或电路的设计。 （1）振荡器 振荡器是数字钟的核心，振荡器的稳定度和频率的精准度决定了数字钟计时的准确程度，所以通常选用石英晶体来构成振
5、荡器电路。一般来说，振荡器的频率越高，计时的精度就越高，但耗电量将增大。如图S1-2所示电路为电子手表集成电路（如5C702）中的晶体振荡器电路，常取晶振的频率为32768Hz，因其内部有15级2分频集成电路，所以输出端正好得到1Hz的标准脉冲。 如果精度要求不高也可以采用由集成逻辑门与RC组成的时钟源振荡器或由集成电路定时器555与RC组成的多谐振荡器。这里选用555构成的多谐振荡器，设振荡器频率fO=103Hz，电路参数如图S1-3所示，其中10K电位器RP可微调振荡器的输出频率fO。 （2）分频器 分频器的功能主要有两个：一是产生标准秒脉冲信号；二是可提供功能扩展电路所需要的信号，如仿电
6、台报时用的103Hz的高音频信号和500Hz的低音频信号等。选用中规模集成电路计数器74LS90可以完成上述功能。如图S1-4所示，将3片74LS90进行级联，因每片为1/10分频器，3片级联正好获得1Hz的标准秒脉冲。由74LS90的功能表可得，当它接成BCD十进制计数器时，QA的输出是输入脉冲CP的2分频，所以第1片74LS90的QA输出脉冲的频率为500Hz。 图S1-3555振荡器图S1-4振荡器与分频器电路 （3）时分秒计数器 分和秒计数器都是模M=60的计数器，采用中规模集成电路十进制计数器至少需要2片，因为10M100。它们的个位都是十进制计数器，而十位则是六进制计数器，其计数规
7、律为0001585900。选用74LS92作为十位位计数器，74LS90作个位位计数器，再将它们进行级联组成模数M=60的计数器。 时计数器是一个“12翻1”的特殊进制计数器，即当数字钟的计时器运行到12时59分59秒时，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为01时00分00秒，实现日常生活中习惯用的计时规律。由此可见，时计数器的个位有09十个状态，十位只有0和1两种状态，因此，十位位可以采用仅有两个状态的集成触发器，如双D触发器74LS74（只用其中一个D触发器）。时的个位虽然只有09十个状态，但其重复周期需要输入13个时钟脉冲，因而需要采用功能较灵活的4位2进制计数器，这里选
8、用74LS191。再将74LS74与74LS191通过控制门和反馈控制线进行级联，组成“12翻1”的小时计数器。 （4）译码显示电路 译码显示电路的作用是将时分秒计数器输出的4位二进制代码翻译并显示出相应的十进制数的状态，通常译码器与显示器是配套使用的，如果选择共阴发光二极管数码显示器BS201/202，则译码驱动器应选配74LS48。 （5）校时电路 当数字钟接通电源或者计时出现误差时，均需要校正时间，校时是数字钟应具备的基本功能。一般电子手表都具有时、分、秒等校时功能。为使电路简单，本课题只进行分和小时的校正。 对校时电路的要求是，在进行小时校正时不影响分和秒计数器的正常计数，同理，进行分
9、校正时不影响秒计数器的正常计数。校正时间的方式有“快校时”和“慢校时”两种，其中“快校时”是，通过校时开关的控制，使校时脉冲进入校时电路，则计数器对校时脉冲计数，当计到需要校正的时间时，再使计数器转入正常计数。“慢校时”是用单脉冲发生器的输出作校时脉冲，通过校时开关的控制，每触发一次输出一个单脉冲，则计数器加1，当计到需要校正的时间时，再使计数器转入正常计数。由此可见，两种校时方式的电路应基本相同，不同的是校时脉冲的产生与控制方式有所区别。S2S1功能000110计数校分校时 图S1-5校时电路 表S1-1校时开关的功能 图S1-5所示电路为校“时”、校“分”电路。其中S1为校“分”用的控制开
10、关，S2为校“时”用的控制开关，它们的控制功能如表S1-1所示。其中校时脉冲如果直接采用如图S1-4所示的分频器的10Hz的输出脉冲，当S1或S2分别为“1”时可进行“快校时”。如果校时脉冲由单次脉冲产生器提供，则可以进行“慢校时”。 需要注意的是，图S1-5所示的校时电路是由与非门构成的组合逻辑电路，开关S1或S2为“0”或“1”时，可能会产生抖动，必要时还应将其改为去抖动开关电路。 （6）主体电路的装调 根据图S1-1所示的数字钟系统组成框图按照信号的流向分级安装，逐级进行级联，这里的每一级是指组成数字钟的各功能电路。 根据数字电路安装与调试基本方法，测试主体电路的逻辑功能。级联时，如果出
11、现时序配合不同步，或尖峰脉冲干扰，引起逻辑功能不正常时，可以通过增加逻辑门进行延时或反相。如果显示字符变化很快，模糊不清，可能是由于电源电流的跳变引起的，可在集成电路器件的电源端VCC加退耦滤波电容。 画数字钟的主体逻辑电路图 经过联调并纠正方案中的错误和不足之处后，再测试电路的逻辑功能是否满足设计要求。最后画出满足设计要求的总体逻辑电路图。如果因实验器材有限，其中秒计数器的个位和时计数器的十位可以采用发光二极管指示，因而可以省去2片译码器和2只数码显示器。五、组装及调试过程1、555振荡器的功能测试与调节 555振荡器工作的正常与否决定了本次设计的成败，它是第一道坎，也是最关键的一步。根据5
12、55工作原理，设计出能够产生多谐振荡频率的逻辑电路图，并根据电路图连线。用频率计测试输出频率，并通过调节电位器可以得到1000Hz的输出频率。2、时钟秒位电路的测试与调节我们知道74LS90芯片是十进制的计数器，而74LS92芯片是二-六-十混合进制计数器。时钟的秒刚好是六十进制，通过2片芯片的共同使用，振荡器产生的频率分频后作为90的输入脉冲，90的进位输出作为92的输入脉冲显然就以实现这一功能。连线时，务必认清各芯片的引脚，否则将前功尽弃。3、时钟分位电路的测试与调节 时钟的分位和秒位测试完全相同，只需将秒十位的进位输出作为分个位的输入信号即可实现。4、时钟十位电路的测试与调节 时计数器是
13、一个“12翻1”的特殊进制计数器，即当数字钟的计时器运行到12时59分59秒时，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为01时00分00秒。也就是说时位的个位应取十进制，而再来3个信号后时位应变为00。这里时位的个位用191计数器计数，十位采用74LS74芯片。最终完成了时钟时位的计数功能。5、74LS48译码器与数码管的测试与调节 本次课程设计中我们采用了共阴极数码管进行计数显示，并用74LS48译码器进行驱动。经过仔细研究数码管的引脚功能，我严格按照原理图进行连线。分析并实验测试发现数码管能正常显示计数。六、设计心得及总结 设计性实验一直是我的兴趣。记得第一次接触课程设计实验是
14、在大一的时候，因为是第一次，所以对很多步骤并不是很明确，以为只要完成任务就成功了，然而结果却总是令人不满。有了第一次的经验，我变得不再那么急于求成，而是懂得慢慢享受实验的过程。拿到设计课题，我的第一反应就是“简单”，以为这是最简单的实验了。因为首先时钟是我们日常生活中常见的计时工具，对于其原理我们更是耳熟能详。简略的描述就是用两个60进制计数器分别计秒和计分，至于计时，根据设计要求我们用的是12进制。再而运用所学时序逻辑电路章节知识，我们很容易实现这些功能。有了总体的思路，接下来就是设计电路图了。因为考虑到实验时间限制，我们暂且不考虑拓展功能部分。经过模块化分析，对于各个部分功能的实现各个击破
15、。其中多谐振荡器的设计严格按照所需输出脉冲频率，定量计算出所需电阻电容的大小，确保最终分频后的脉冲频率尽可能接近1Hz。原理图设计完后，接下来就是考验我们的动手能力了。按理说接线只是一种苦力活，但是，正是在连接复杂的线路图中暴露了我的诸多不良习惯。第一次尝试接线，我只是随意的将芯片摆放整齐，并未考虑这样做对稍后布线带来才不良后果。当发现芯片引脚对应接线“勾心斗角”时，我才意识到芯片的摆放也是有技术的，这样做不仅可以使得布局美观，更是为将来检查错误提供极大方便。经过整整两天的兢兢业业，早出晚归，我终于看到了希望的曙光，因为我的线路图已经完美的连接完成了。最后一个步骤就是整体功能测试了。当我满怀期待的接通电源后，我炙热的心，如浇了一盆冰冷的水。数码管上乱跳的数字几乎让我崩溃。我意识到肯定是线路连接有误，于是我不得不镇定的仔仔细细再次检查了一遍线路，果真不出所料，原来校时开关短路了。所幸未能造成恶劣影响。还有更离谱的是，我的秒计数器竟然是100进制的，原来我所用的74LS92芯片都当成10进制计数器用了。在一次次出错，一次次改正之后，我的时钟终于新鲜出炉了！这次设计性实验中，我学会了最难能可贵的精神钉子精神。即使是看起来简单，不起眼的事情，如果不能脚踏实地，不愿付出，那么你永远只能看到别人拥有，而自己却不能收获。 附录一 时钟原理图附录二时钟电路实物图
