《课程设计论文频率合成器设计.doc》由会员分享，可在线阅读，更多相关《课程设计论文频率合成器设计.doc（22页珍藏版）》请在三一办公上搜索。
1、 桂林电子科技大学课程设计（论文）用纸 第 22 页 共 22 页引言频率合成器是现代无线通信设备中一个重要的组成部分，直接影响着无线通信设备的性能。频率合成技术历经了早期的直接合成技术（DS）和锁相合成技术（PLL），发展到如今的直接数字合成技术（DDS）。直接数字合成技术具有分辨率高，转换速度快，相位噪声低等优点，在无线通信中发挥着越来越重要的作用。随着大规模集成电路的发展，利用锁相环频率合成技术研制出了很多频率合成集成电路。频率合成器是电子系统的心脏，是决定电子系统性能的关键设备，随着通信 、数字电视、卫星定位、航空航天、雷达和电子对抗等技术的发展，对频率合成器提出了越 来越高的要求。频
2、率合成技术是将一个或多个高稳定、高精确度的标准频率经过一定变换，产生同样高稳定度和精确度的大量离散频率的技术。频率合成理论自20世纪30年代提出以来，已取得了迅速的发展，逐渐形成了目前的4种技术：直接频率合成技术、锁相频率合成技术、直接数字式频率合成技术和混合式频率合成技术。本文将对频率合成器，锁相环等做个概述，电路中用到的芯片及基于HC4046锁相环频率合成器的设计与制作、调试等几方面也进行了阐述。 1 频率合成器简介 频率合成器是用高精度晶体振荡器作为基准，通过合成技术能产生一系列具有一定频率间隔的高清度频率源，分直接合成和锁相环合成两种。1.1 频率合成器及其技术指标1 频率范围 频率范
3、围是指频率合成器输出的最低频率fomin和最高频率fomax之间的变化 范围,也可用覆盖系数k=fomax/fomin表示（k又称之为波段系数）。如果覆盖系数k23时,整个频段可以划分为几个分波段。在频率合成器中,分波段的覆盖系数一般取决于压控振荡器的特性。2频率间隔（频率分辨率） 频率合成器的输出是不连续的。两个相邻频率之间的最小间隔,就是频率间隔。频率间隔又称为频率分辨率。不同用途的频率合成器,对频率间隔的要求是不相同的。对短波单边带通信来说,现在多取频率间隔为100Hz,有的甚至取10Hz、1Hz乃至0.1Hz。对超短波通信来说,频率间隔多取50kHz、25kHz等。在一些测量仪器中,其
4、频率间隔可达兆赫兹量级。3频率转换时间 频率转换时间是指频率合成器从某一个频率转换到另一个频率,并达到稳定所需要的时间。它与采用的频率合成方法有密切的关系。4准确度与频率稳定度 频率准确度是指频率合成器工作频率偏离规定频率的数值,即频率误差。而频率稳定度是指在规定的时间间隔内,频率合成器频率偏离规定频率相对变化的大小。5频谱纯度 影响频率合成器频谱纯度的因素主要有两个,一是相位噪声,二是寄生干扰。相位噪声是瞬间频率稳定度的频域表示,在频谱上呈现为主谱两边的连续噪声,如图1-1图1-11.2 频率合成器的类型1.2.1直接式频率合成器 直接频率合成是由Finden首先提出来的合成方法，它利用混频
5、器、倍频器、分频器和带通滤波器完成加、减、乘、除等数学运算，从而实现频率合成，产生我们需要的大量离散频率。直接频率合成器能实现快速频率变换、几乎任意高的频率分辨力、低相位噪声以及所有方法中的最高的工作频率。但直接频率合成比另外的两种合成方法使用多得多的硬件设备，使频率合成器不仅带来了庞大的体积和重量，而且输出的谐波、噪声及寄生频率都难以抑制。1.2.2间接式频率合成器间接式频率合成器又称为锁相频率合成器。锁相频率合成器是目前应用最广的频率合成器,也是本节主要介绍的内容。直接式频率合成器中所固有的那些缺点,如体积大、成本高、输出端出现寄生频率等,在锁相频率合成器中就大大减少了。基本的锁相频率合成
6、器如图2所示。当锁相环锁定后,相位检波器两输入端的频率是相同的，即图1-2-2（a）：基本锁相环频率合成器VCO输出频率f0经分频得到：所以输出频率是参考频率fr的整数倍：转换时间取决于锁相环的非线性性能，精确的表达式目前还难以到处，工程上常用的经验公式为： 固定分频器的工作频率明显高于可变分频比,超高速器件的上限频率可达千兆赫兹以上。若在可变分频器之前串接一固定分频器的前置分频器,则可大大提高VCO的工作频率,如图1-2-2（b）所示。前置分频器的分频比为M,则可得：图1-2-2（b）：有前置分频器的锁相频率合成器图1-2-2（c）：下变锁相频率合成器混频后用低通滤波器取出差频分量，分频其输
7、出频率为：1.2.3直接数字式频率合成器（DDS）直接数字式频率合成器是近年来发展非常迅速的一种器件,它采用全数字技术,具有分辨率高、频率转换时间短、相位噪声低等特点,并具有很强的调制功能和其它功能。当最低有效位为1加到相位累加器时,产生最低的频率,在时钟fc的作用下,经过了N位累加器的2N个状态,输出频率为fc/2N。加任意的M值到累加器,则DDS的输出频率为： DDS有如下特点:（1）频率转换时间短,可达毫微秒级,这主要取决于累加器中数字电路的门延迟时间;（2）分辨率高,可达到毫赫兹级,这取决于累加器的字长N和参考时钟fc。（3）频率变换时相位连续;（4）有非常小的相位噪声。（5）输出频带
8、宽,一般其输出频率约为fc的40以内;（6）具有很强的调制功能。在PLL频率合成器中,设计时要考虑的因素有:（1）频率分辨率及频率步长;（2）建立时间;（3）调谐范围（带宽）;（4）相位噪声和杂散（谱纯度）;（5）成本、复杂度和功能。DDS的杂散主要是由DAC的误差和离散抽样值的量化近视引起的,改善DDS杂散的方法有:（1）增加DAC的位数,DAC的位数增加一位,杂散电平降低6dB;（2）增加有效相位数,每增加一位,杂散电平降低10dB;（3）设计性能良好的滤波器。DDS和PLL这两种频率合成方式不同,各有其独有的特点,不能相互代替,但可以相互补充。将这两种技术相结合,可以达到单一技术难以达到
9、的结果。图1036是DDS驱动PLL频率合成器,这种频率合成器由DDS产生分辨率高的低频信号,将DDS的输出送入 一倍频混频PLL,其输出频率为： 图1-2-31.3 锁相频率合成器1.3.1单环锁相频率合成器 基本的单环锁相频率合成器的构成如图1032所示。环中的N分频器采用可编程的程序分频器,合成器输出频率为：上式中fr为参考频率,通常是用高稳定度的晶体振荡器产生,经过固定分频比的参考分频之后获得的。这种合成器的分辨率为fr。设鉴相器的增益为Kd,环路滤波器的传递函数为F（s）,压控振荡器的增益系数为K0,则可得单环锁相频率合成器的线性相位模型,如图1-3-1图1-3-1:单环频率合成器线
10、性相位模型式中K=KdK0/N。因为相位是频率的时间积分,故同样的传递函数也可说明输入频率（即参考频率）fr（s）和输出频率fv（s）之间的关系。误差传递函数由前四式相比较,单环锁相频率合成器的传递函数与线性锁相环的传递函数有如下关系:1.3.2变模分频锁相频率合成器在基本的单环锁相频率合成器中,VCO的输出频率是直接加到可编程分频器上的。目前可编程分频器还不能工作到很高的频率上,这就限制了这种合成器的应用。加前置分频器后固然能提高合成器的工作频率,但这是以降低频率分辨率为代价的。图1-3-2：为采用双模分频器的锁相频率合成器的组成框图模分频器有两个分频模数,当模式控制为高电平时分频模数为V1
11、,当模式控制为低电平时分频模式为V。双模分频器的输出同时驱动两个可编程分频器,它们分别预置在N1和N2,并进行减法计数。在一个完整的周期中,输入的周期数为：2 芯片介绍2.1 集成锁相环HC4046HC4046芯片是设计频率合成器的核心。单片集成锁相环HC4046采用CMOS电路工艺，特点是电源电压范围宽(318 V)，输入阻抗高(约100 M)，动态功耗小。在电源电压VDD=15 V时最高频率可达1.2 MHz，常用在中、低频段。HC4046内部集成了相位比较器、相位比较器、压控振荡器以及线性放大器、源跟随器、整形电路等。相位比较器采用异或门结构，使用时要求输入信号占空比为50。当两路输入信
12、号的高低电平相异时，输出信号为高电平，反之，输出信号为低电平。相位比较器的捕捉能力和滤波器有关，选择合适的滤波器可以得到较宽的捕捉范围。相位比较器由一个信号的上升沿控制，他对输入信号的占空比要求不高，允许输入非对称波形，具有很宽的捕捉范围。相位比较器的输出和两路输入信号的频率高低有关，当14脚的输入信号比3脚的比较信号频率低时，输出为逻辑0，反之则输出逻辑1。如果两信号的频率相同而相位不同，当输人信号的相位滞后于比较信号时，相位比较器输出的为正脉冲，当相位超前时则输出为负脉冲。而当两个输入脉冲的频率和相位均相同时，相位比较器的输出为高阻态。压控振荡器需要外接电阻R1，R2和电容C1。R1，C1
13、是充放电元件，电阻R2起到频率补偿作用。VCO的振荡频率不仅和R1，R2以及C1的取值有关，还和电源电压有关，电源电压越高振荡频率越高。 图3-1-1如图3-1-1为HC4046的内部及外围电路图和引脚图。其中，1脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。2脚相位比较器的输出端。3脚比较信号输入端。4脚压控振荡器输出端。5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。6、7脚外接振荡电容。8、16脚电源的负端和正端。9脚压控振荡器的控制端。10脚解调输出端，用于FM解调。11、12脚外接振荡电阻。13脚相位比较器的输出端。14脚信号输入端。15脚内部独立的齐纳稳压管负极。2.
14、2 集成反相器74LS0474LS04芯片是六个独立的反相器（6个非门）。供电电压5V，电压范围在4.755.25V内可以正常工作。门数6，每门输入输出均为TTL电平（2v高电平）,低电平输出电流-0.4mA,高电平输出电流8mA。每路从输入倒相到输出是有一定延时的(915ns)。 图3-2 2.3 集成触发器74LS7474LS74芯片是双D集成触发器，是上升边沿触发的边沿触发器。表3-1为其功能表。它采用维持阻塞结构，是上升边沿触发的边沿触发器，即在CP脉冲上升沿（“01”）触发翻转。触发器的次态取决于CP脉冲的上升来到之前D的状态，即Qn+1 = D。由于电路具有维持阻塞作用，所以在CP
15、=1 期间， D 端的状态变化不会影响触发器输出的状态。分别是直接置“0”和置“1”端。当不需要直接置“0”和置“1”时，都应置高电平。 图3-1-3 表3-1-32.4 同步计数器74LS16174LS161是四位二进制同步计数器，该计数器能同步并行预置数，异步清零，具有清零、置数、计数和保持四种功能，且具有进位信号输出端，可串接计数使用。它的引脚图和逻辑功能表分别见图3-1-4和表3-1-4。图2-4-1EPETCP功能0清零10预置数1111计数110保持110保持QCC=0表2-4-23 锁相环频率合成技术3.1 锁相环的基本组成许多电子设备要正常工作，通常需要外部的输入信号与内部的振
16、荡信号同步，利用锁相环路就可以实现这个目的。锁相环路是一种反馈控制电路，简称锁相环（PLL,Phase-Locked Loop）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。锁相环通常由鉴相器（PD,Phase Detector）、环路滤波器（LF,Loop Filter）和压控振荡器（VCO,Voltage Controll
17、ed Oscillator）三部分组成，锁相环组成的原理框图如下图所示。锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成uD（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压uC（t），对振荡器输出信号的频率实施控制。3.2 鉴相器鉴相器（PD）是一相位比较装置，用来检测输出信号与输入信号之间的相位差，并把转化为电压输出，称为误差电压，通常为一直流量或一低频交流量。3.2.1鉴相器的技术指标鉴相器是锁相环中很关键的一个部件，因此对鉴相器需提出一些技术要求。其主要技术指标有：（1）鉴相特性形状；（2）鉴相增益Kd；（3）输
18、入信号的漏泄；（4）工作频率及输入、输出阻抗；（5）对频率的鉴别能力。3.2.2鉴相器的形式构成鉴相器的电路形式很多，有如下分类：（1）二极管平衡鉴相器（2）异或门鉴相器（3）电压开关式鉴频鉴相器（4）模拟乘法鉴相器3.3 环路滤波器LF为一低通滤波电路，其作用是滤除因PD的非线性而在中产生的无用的组合频率分量及干扰，产生一个只反映大小的控制信号。它除了有低通滤波的作用外，还可借助于合理的选择各元件参数来校正环路的功能。对环路的捕捉、稳定，噪声的滤除，环路带宽等等都有关系，是一中很重要恶毒器件。按照反馈控制原理，如果由于某种原因使VCO的频率发生变化使得与输入频率不相等，这必将使与的相位差，发
19、生变化，该相位差经过PD转换成误差电压，此误差电压经LF滤波后得到，由去改变VCO的振荡频率使趋近于输入信号的频率，最后达到相等。环路达到最后的这种状态就称为锁定状态，当然由于控制信号正比于相位差，即 （2-1）因此在锁定状态，不可能为0，换言之在锁定状态与仍存在相位差。3.4 压控振荡器VCO是本控制系统的控制对象，被控参数通常是其振荡频率，控制信号为加在VCO上的电压，故称为压控振荡器，也就是一个电压一频率变换器，实际上还有一种电流一频率变换器，但习惯上仍称为压控振荡器。任何一种振荡器，如LC振荡器，RC振荡器，多谐振荡器等，均可构成压控振荡器。压控频率特性如图11.10所示。 图3-4
20、VCO压控频率特性 该曲线斜率称压控灵敏度或称调频灵敏度记作，其单位为rad/sv。VCO瞬时角频率与的关系式为: =+ （3-4-1）VCO瞬时相位为:= t + （3-4-2） 式中：VCO固有相位为： （3-4-3）VCO附加相位为：= （3-4-4）上式表明VCO的输出量是输入量的积分式，或者说VCO是一个积分环节。3.5 锁相环的工作原理相环中的鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图3-5所示。图3-5鉴相器的工作原理是：设外界输入的信号电压和压控振荡器输出的信号电压分别为： （3-5-1） （3-5-2）式中的0为压控振荡器在输入控制电压为零或为直流电压时的
21、振荡角频率，称为电路的固有振荡角频率。则模拟乘法器的输出电压uD为：用低通滤波器LF将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压uC（t）。即uC（t）为：（3-5-3）式中的i为输入信号的瞬时振荡角频率，i（t）和O（t）分别为输入信号和输出信号的瞬时位相，根据相量的关系可得瞬时频率和瞬时位相的关系为： 即 （3-5-4） 则，瞬时相位差d为 （3-5-5）对两边求微分，可得频差的 （3-5-6）上式等于零，说明锁相环进入相位锁定的状态，此时输出和输入信号的频率和相位保持恒定不变的状态，uc（t）为恒定值。当上式不等于零时，说明锁相环的相位还未锁定，输入信号和输出信号的
22、频率不等，uc（t）随时间而变。因压控振荡器的压控特性如图8-4-3所示，该特性说明压控振荡器的振荡频率u以0为中心，随输入信号电压uc（t）的变化而变化。该特性的表达式为 （3-5-7） 上式说明当uc（t）随时间而变时，压控振荡器的振荡频率u也随时间而变，锁相环进入“频率牵引”，自动跟踪捕捉输入信号的频率，使锁相环进入锁定的状态，并保持0=i的状态不变。4 锁相环频率合成器的设计4.1 设计框图：图4-1锁相式频率合成器是采用锁相环(PLL)进行频率合成的一种频率合成器。它是目前频率合成器的主流，可分为整数频率合成器和分数频率合成器。在压控振 荡器与鉴相器之间的锁相环反馈回路上增加整数分频
23、器，就形成了一个整数频率合成器。通过改变分频系数N，压控振荡器就可以产生不同频率的输出信号，其频率 是参考信号频率的 整数倍，因此称为整数频率合成器。输出信号之间的最小频率间隔等于参考信号的频率，而这一点也正是整数频率合成器的局限所在。在VCO的输出端和鉴相器的输入端之间的反馈回路中加入了一个N的可变分频器。高稳定度的参考振荡器信号fR经R次分频后，得到频率为fr的参考脉冲信号。同时，压控振荡器的输出经N次分频后，得到频率为fd的脉冲信号，两个脉冲信号在鉴频鉴相器进行频率或相位比较。当环路处于锁定状态时，输出信号频率：fo=N*fd。只要改变分频比N，即可实现输出不同频率的fo，从而实现由fr
24、合成fo的目的。其输出频率点间隔ffr。4.2 频率源部分前置分频器：采用74LS74双D触发器芯片，只需要简单的连线就可以构成一个二分频电路。 可变模分频器：采用74LS161可预置十六进制计数器。分频比可以通过预置端输入达到使N在1到10之间变换。锁相环：采用MC74HC4046芯片，该芯片可以工作在35MHz一下的频率，本次设计的频率合成器信号输出范围是1MHz10MHz，故要采用工作频率比较高的锁相环芯片。频率源电路：采用74LS04串联晶体振荡电路：图4-2反馈电阻Rf主要的作用是让74LS04芯片的反相器静态时工作在放大状态，晶体和电容C构成正反馈网络。只要NOT1门或者NOT2门
25、的输入或者输出电压有微小的变化都回被晶体和电容构成的正反馈网络反馈回去，进行放大而引起振荡。由于NOT1门和NOT2门的振荡输出电压波形不是很好，要经过NOT3门整形输出形状标准的方波。根据74LS04芯片的非门电压传输特性，Rf在这里取值100kOhm，C=100pF，晶体的标称频率是2.000MHz。4.3 分频器部分4.3.1二分频将D触发器的Q非端和D端连接就可以构成一个最常用的二分频电路。如下图：图4-3-14.3.2变模多频将74LS161的进位输出端C经过反相后接到预置端LD就可以通过进位信号的变化来控制分频器的模值。预置端直接接上四位拨码开关。TTL的芯片引脚悬空等价于高电平，
26、所以尽可能地简便，省去了上拉电阻。如下图：4.4 环路滤波器部分整个4046芯片的外围元件并不多，关键的部分是环路滤波器，他的性能能决定整个锁相环电路的工作性能。环路滤波器可以采用：1.RC积分滤波器2.无源比例积分滤波器3.有源滤波器。从本次设计的要求来看，用无源比例积分滤波器比较简单合适。如下图：图4-4环路滤波器的截止频率公式： Wc=1/(R3+R4)C2环路滤波器的带宽在1KHz左右，在这里R3=50K可调，R4=1k，C2=1uf。可以通过R3调节来实现最佳锁相性能。5 电路板制作与调试5.1 PCB电路板制作PCB是英文(Printed Circuie Board)印制线路板的简
27、称。通常把在绝缘材上，按预定设计，制成印制线路、印制元件或两者组合而成的导电图形称为印制电路。而在绝缘基材上提供元器件之间电气连接的导电图形，称为印制线路。这样就把印制电路或印制线路的成品板称为印制线路板，亦称为印制板或印制电路板。我们在课程设计中主要使用著名EDA软件Protel 99SE设计制作PCB。作为只需一块14脚芯片的电路，只需设计单面板就足够了，因此这里只介绍单面印刷板的制作流程：单面印制板：购买双面覆铜板油纸打印PCB图打磨、刷洗、干燥去氧化层熨斗烫制蚀刻图形用三氯化铁溶液氧化蚀刻铜（或浓盐酸加双氧水催化剂）冲洗清洁铜板砂纸刷洗、打磨去墨线抹松香油以防止氧化小电钻打孔放置、调整
28、元件焊接电路测试电路焊接程度（有无虚焊、短路）调试电路成功。上述过程简单而实用，只需在宿舍即可完成。但需注意以下几点：（1）PCB电路板的设计排布应尽量简洁、有序；导线的排布应该尽量简短、高效，避免无谓的绕大圈。尽量减少电路自身对性能的影响。（2）电路的烫制要使用小熨斗。在烫制过程中需注意待电路板基本冷却后在将油纸揭去，以减少不必要的粘连。（3）如果不慎将墨线弄断，可用油性笔在铜板上画线，以在腐蚀时保护铜线不被蚀断。（4）腐蚀时注意选择通风环境，不要将腐蚀液弄在身上。及时处理用完的废液。（5）焊盘的大小要适宜（70mil左右），否则在钻孔时会将焊盘击飞。（6）在腐蚀完后注意保护铜线，避免其被氧
29、化。否则在焊接时焊锡不易附上，造成虚焊。有条件的话可以涂上一层松香油，以防止铜氧化。（7）电烙铁经过长时间使用后，烙铁头部会生成一层氧化物，这时它就不容易吃锡，这时可以用锉刀锉掉氧化层，将烙铁通电后等烙铁头部微热时插入松香，涂上焊锡即可继续使用。（8）焊接时间太短，焊点的温度过低，焊点融化不充分，焊点粗糙容易造成虚焊，反之焊接时间过长，焊锡容易流淌，并且容易使元件过热损坏元件。（9）焊接结束后必须检查有无漏焊、虚焊以及由于焊锡流淌造成的元件短路。 PLL通常需要考虑的最后一个方面便是印刷电路板（PCB）的影响。正如许多RF工程师所熟知的那样，PCB是系统至关重要的一个部分，因此正确的设计准则是
30、必须遵循的。通常，需在滤波器区域采用正确的净化处理工艺清除污染物，改善PLL性能。5.2 电路板调试按照原理图接好线路，给电路板接上电源，然后观察示波器输出，进行调试。5.2.1VCO及频率源部分 首先检查电路，未接线之前就调好直流稳压电源的输出电压：5V.因为VCO由PLL频率合成器来生成信号输出，所以PLL的绝大部分性能都是由它决定的。如果VCO未能正确地运作，则许多性能参数都将受到影响。在调试阶段的初期应对VCO进行测试，以确保其提供预定的频率范围、增益和输出电平。如果只是想测试VCO，则需对PLL进行修正，以取消闭环控制。“断开”环路的一种常用方法是使R3开路（见图2），并在C4的两端
31、施加一个实验室电源，这样就使得VCO调谐电压能够在期望的范围内改变。当调谐电压改变时，应在一个频率计数器（或频谱分析仪）上监视VCO的工作频率。记录若干调谐电压设定值条件下的VCO工作频率。本频率源是一个石英晶体多谐振荡器组成的，可通过调节可变电容使74LS04内部的反相器工作在放大区使得电路起振，这时用万用表来测试晶振两端电压使其达到2.5V（因为电源电压是5V）左右即表明频率源在正常工作。5.2.2分频器调试调试PLL设计往往会忽视数字分频器的规格。分频器的工作状况一般是良好的，但由于不能始终保持这种良好的工作状态，因此PLL有时无法获得预期的工作性能。所有的分频器都具有针对最大输入频率（
32、FMAX）和最小输入电平的规格。在一个忽视了FMAX规格的设计中，分频器将“丢失脉冲”。闭环随后将检测出VCO的频率过低并使调谐电压进一步走高。分频器将丢失更多的脉冲，而且，环路将试图把VCO提升至一个更高的频率上。环路将进入一个“闭锁”状态，此时，VCO调谐电压被保持在正电源电压上。这里，在工作上容易使人产生误解的问题是反馈分频器不仅必须对VCO的预期输出进行分频，而且还必须对VCO在锁定和解锁条件下有可能产生的最高频率进行正确的分频。为了使环路可靠地运行，在启动或信道变更时所遇到的瞬变条件不得引发反馈极性反转。5.2.3整体电路板调试这是基于锁相环的调试。可变分频器调试完毕后接入整个电路。
33、此时要使锁相环上锁，需要调节变阻器致使环路滤波器带宽得到调节，解决失锁现象等。如果电路原理及参数设置没有错的话，这时将示波器接到输出端观察输出波形，当输出的方波在1.000MHz-10.000MHz之间以1.000MHz为频率间隔可调节地稳定输出时，频率合成器才正常工作。5.2.4调试结果及分析原因(1) 经过调试，得出波形是正弦波： 理论上，由晶振产生的是方波，那么最后输出的也应该是方波，经过再次调试，得出是74LS161芯片的原因，产生频率太高导致74LS161没法正常工作，最后把原来的74LS161芯片换成HC74LS161芯片，再进行调试，果然输出的方波.(2) 当需要变换频率时，即从
34、1M到10M的时候，拨码器虽按照要求拨动了，但输出波形的频率并不像理论上那样稳定，而是会跳动的。原因就是拨码器没法正常工作。拨码器不能正常工作的原因是没有接上拉电阻。接上上拉电阻后，拨码器果然好用了好多。当然波形并不是那么完美，毕竟本次频率合成器的制作都很简单，没有做的太复杂，而且元器件的参数也有影响。6 总结 本次课程设计最关键的部分应该锁相环部分，最关键的技术当然是锁相技术，锁相环里面最关键的环路滤波器。通过本次课程设计掌握了锁相环频率合成器的基本原理，通过分析了集成锁相环芯片HC4046的工作特性，并从集成锁相环芯片HC4046的一个应用实例得到很多知识。实现过程是：晶体振荡器产生一个固
35、定频率2M，经2分频作为锁相环的一个输入信号1MHZ，由74LS161实现1到10分频作为另一个输入信号。输出1.000MHz-10.000MHz。其中1到10分频是通过计数器74LS161而获得，变换的时候可以通过拨动拨码器来达到自己想要的分频率。谢 辞本次作业是大学期间的第二次课程设计，本次课程设计相对第一次课程设计复杂点，遇到了很多困难，暴露了我的许多不足之处。课程设计是将理论与实践充分结合的一次锻炼，感谢学校给我们提供这样的实践动手机会。在资料的查阅和电路板的制作过程中，我得到了老师、助班和很多同学的帮助，也从中收获了许多宝贵的知识和经验，无论如何，这对于我都是一次极其宝贵的历练。在此，特别感谢老师给予的耐心指导，也感谢课程设计的过程中给予过我帮助的朋友。谢谢大家！参考文献1 樊昌信等通信原理M北京：国防工业出版社，2001：76-1652 王卫东.模拟电子电路基础.西安：西安电子科技大学出版社，20033 阳昌汉高频电子线路M哈尔滨：哈尔滨工程大学出版社，2001：175-2314 张冠百锁相与频率合成技术M北京：电子工业出版社，1995：34-75 5 刘顺英等锁相环原理、设计及其应用M北京：人民邮电出版社，1983：128-1566 杨翠娥高频电子线路实验与课程设计M哈尔滨：哈尔滨工程大学出版社，2001：79-86附 录
