PCB维修技巧-QT200电路维修测试仪.docx

《PCB维修技巧-QT200电路维修测试仪.docx》由会员分享，可在线阅读，更多相关《PCB维修技巧-QT200电路维修测试仪.docx（25页珍藏版）》请在三一办公上搜索。

1、PCB维修技巧内容一.维修实例二 PCB检修的一般步骤及不同测试 结果的分析处理方法三. 使用短路追踪仪查找电路板的短路故障四. 总线争用问题五. 输出负载接电容六. 功能学习/比较错误七. 计数器件产生的时序错误八. 触发器产生的时序错误之一九. 触发器产生的时序错误之二 十.器件没有完全测试学习目的：指导用户提高利用Qtech系列检 修设备维修PCB的技术水平，解决维 修实践中常见的疑难问题。一、维修实例重要提示：1、芯片管脚对地或电源短路时，其 短路电阻值在10-25毫欧姆之间。2、一英寸长的附铜线大约有 40-50毫欧姆电阻。例如：一个74640进行在线功能测试 时，其第6脚显示对地电

2、阻为1欧姆， 用QT50实测第6脚对地电阻大约为 160毫欧姆。怀疑是由与其相连的其它 器件引起的短路故障。经QT50检查发 现：该芯片与一个电阻排和置位开关联 接。在开关接点上测量对地电阻大约为 40毫欧姆，该值低于在第6脚上测出 的电阻，因此说明芯片显示的第6脚对 地短路故障是由于置位开关对地接通， 并非芯片本身的故障。3、一般情况下总、线器件的管脚在 设计上没有（或很少）接地和电源的。 如果出现某管脚接地或电源，请重新检 测该器件。4、在没有好板做参考比较的情况 下，通过分析管脚状态和实际测量的波 形，也能够检修坏板。例如：许多芯片 在电路设计时只使用了其中的一部分 逻辑单元，其余未使用

3、部分的输入脚一 般都接地，以防该部分处在随机运行状 态而对电路产生干扰。根据芯片的逻辑 功能分析实际输出的波形，将十分有助 于判断所测芯片是否真正损坏。实例一：74123 （单稳态谐振器）的 管脚出现悬空状态（FLT）在线功能测试中，器件的输入脚一 般显示为高阻状态（阻值大于1兆欧 姆）。器件离线测试时，如果不接TTL 或CMOS负载的话，将会出现这种结 果。在线测试中，该芯片的输入脚通常 接在另一个芯片的输出脚。芯片的输出 脚为了保证驱动扇出负载，通常为低阻 抗。在线测试中如果在管脚状态窗口 中某输入脚显示“ FLT” ，表示该脚为 悬空状态，可能该脚与电路板的边界联 接端或三态器件相连接或

4、者是与PCB 之间开路。通过与其它输入脚的状态做比较， 将能判断该脚的状态是否正常。该例中，第6脚是接RC电路的输 入端，该电路中的电容通过电阻充电， 再经芯片第6脚放电，那么该输入脚就 不可能为高阻状态，因为如果高阻的 话，就不能对电容放电。对该芯片进行 ICFT时出现测试错误，其第7脚显示 “ FLT”，另一个相同的输入脚（第15+5V10k S 674123470nF脚）显示的是正常的逻辑电平（对地阻 抗大约为550欧姆）。虽然QT200对 该芯片的测试结果是“测试失败”，但 是由于芯片的输出脚出现翻转，因此看 起来好象是时序问题。如果用户不注意 的话，就会忽视该测试结果而认为是时 序问

5、题。上述分析表明：用户仔细观察和分 析管脚状态信息，对于判断真正故障点 来说是极为重要的。一个输入脚的输入 阻抗若是550欧姆的话，就不会是悬空 状态（FLT）。本示例的实际故障原因 是该单稳谐振器由于功能损坏而不能 使电容正常放电。同样，器件的输出脚也不可能是悬 空状态（FLT），因为若处于悬空状态， 该管脚就不能吸收或施放电流，也就不 能驱动任何扇出负载。另外用户还应注 意：任何节点的对地阻抗都不能小于 5-10欧姆（除非该节点真正短路到地 -此时阻抗约为2欧姆）。常用的缓 冲驱动器在逻辑低状态下的阻抗大约 为15-17欧姆。实例二：测试仪的供电夹具因接触不 良而不能提供测试电源当通过测试

6、仪的供电夹具和被测 板上的某个芯片给被测板供电时，有时 会发现被测芯片电源脚的实测电压只 有4.5V，此时的测试结果往往是不稳 定的。出现这种情况的原因可能是由于 芯片管脚的氧化使得测试仪的供电夹 具不能与芯片管脚接触良好。出现这种 问题时，用户可采取不同办法解决，其 中最有效的办法是：通过被测板的边界供电端与测试仪的供电电缆相接。实例三:被测板通电状态下芯片的某 个管脚对地短路这种现象难以解决。测试结果中显 示被测芯片输出脚的阻抗为10欧姆 （低阻状态），并且没有翻转动作，该 阻值小于正常的缓冲驱动器输出脚在 逻辑低时的阻抗。断开被测板电源时用 三用表测量该管脚并未对地短路（电阻 大于1千欧

7、姆）。这种只在被测板加电状态下才出 现短路的现象，可能是被测器件输出端 的原因，也可能是该输出端所接扇出器 件输入端的原因。被测器件的输出端在 逻辑低时应能够吸收电流，在逻辑高 时，它输出电流到扇出器件的输入脚。如果被测器件在通电状态下内部 对地短路，则在不加电时测量不会出现 对地短路。这种情况下，可使用毫欧 表分别测量被测器件输出脚对地的电 阻和所接扇出器件输入脚对地的电阻， 阻值最小的测量点就是真正的损坏器 件。实例四：被测板不加电时三个芯片的 某个管脚都对地短路具体现象是：被测板上有三个芯片在进 行ICFT时都出现“测试失败”，并在 管脚状态窗口中显示出总线器件 74374的第2脚、74

8、244的第18脚和 另一个74244的第3脚分别对地短路。首先查出最接近短路点的芯片。使 用QT50短路追踪仪进行检测时把测量 量程放在200毫欧姆，分别测量三个芯 片的短路管脚对地的电阻，找出阻值最 低的管脚。方法是：把一只探笔接到被 测板的供电地端，另一只探笔先接到 74374的第2脚测量电阻是160毫欧 姆，再接到74244的第18脚，测出电 阻是90毫欧姆，然后再接到另一个 74244的第3脚，测得电阻是10毫欧 姆。那么该管脚即是引起总线错误的短 路点。下面的问题是确定真正短路点是 在74244内部还是在短路管脚对外的 附铜线上。方法是：使用QT50的一只 探笔接地，另一只探笔接到7

9、4244的第 3脚焊点之上的部位，读出该脚对地的 阻值（大约10毫欧姆），然后再把探 笔接到第3脚焊点外3-4毫米处与其相 连的附铜线上，再读出此时3脚对地的 阻值（大约6毫欧姆）。该结果表明真 正短路点是在第3脚的外部附铜线上。二、PCB检修一般步骤及不同测试结果的处理方法在线功能测试系统的主要制约因素就是其反向驱动器的吸收/施放电流能力过 强，从而遮盖了被测芯片输入脚出现的故障现象。例如，大多数芯片的输入脚阻抗 都很高（大于1兆欧姆），如果输入脚内部功能损坏，则该脚阻抗可能降低到大约 20欧姆，这将导致驱动该输入脚的芯片产生扇出问题，从而出现电路故障，因为多 数芯片只能驱动输出10毫安左右

10、的电流。然而，一般的反向驱动测试仪器却能够驱 动阻抗为20欧姆的输入脚，这就使本来输入脚出现故障的芯片也能通过功能测试。 QT200能够驱动8欧姆以上的节点（小于8欧姆视为短路），这是本系统的主要问 题。（一）PCB检修一般步骤一般检修PCB的流程图PCB常见器件种类：1、门电路/组合逻辑型器件 如:7400,7408 等可使用ICFT,QSM/VI进行测试2、时序器件/触发器、计数器如:7474,7492 等可使用ICFT,QSM/VI进行测试3、总线器件（三态输出）如:74245,74244,74374 等可使用ICFT,QSM/VI进行测试4、PAL,ROM,RAM如 :2764，144

11、64可使用ICFT进行测试5、LSI器件如:8255,8088,Z80 等可使用ICFT,QSM/VI进行测试6、用户专用芯片使用QSM/VI方式测试（二）出现不同测试结果的处理方法1、出现“测试失败”结果时1）查看测试夹具是否接错了芯 片，是否与被测芯片联接良好。从管脚 状态窗口查看是否有开路管脚（显示 HIZ），是否测出电源管脚。纠正这些 问题后重新测试。2）如果结果仍然是“测试失败”， 将鼠标移到管脚状态窗口后单击左键， 使显示管脚阻抗。比较出现错误的管脚 阻抗与另外相同功能的管脚阻抗。如果 是芯片的某个输出脚出现测试错误，则 查看该脚与其它输出脚的阻抗是否一 致（注意此时的阻抗是芯片带

12、电时测量PCB测试失败原L芯片功能损坏2、速度/时序问题3、芯片管脚状态（悬空，高阻, 时钟，非法连接）4、OC门线或状态5、扇出问题ICFT测试结果分类1、测试通过2、测试失败3、器件没有完全测试4、器件比较相同5、器件比较不相同 的对地阻抗）。3）如果比较的阻抗大致相等，则 调低测试时基或门限值，然后再测一 遍。若这次测试通过，则说明该芯片出 现的测试错误是时序方面的问题。这可 能是输出脚接了电容器件，由于电容的 放电过程，使输出脚状态翻转变慢。如 果调整时基或门限值后的测试能够通 过的话，可有90%的把握确定该器件没 有损坏，此时即可转到测试下一个芯 片。如果调整时基或门限值后测试仍未通

13、 过，则检查是否需要设置隔离。若不需 要隔离，则直接进入第5步。4）如果从夹具状态中看出测试失 败的原因是由于输出脚不能达到正常 的逻辑电平，则调低测试门限值后再 测。如果此时以较松的门限值测试能够 通过的话，则说明该芯片所接的负载过 重，或者是芯片本身的输出驱动能力变 差，不能吸收或施放正常负载所需的电 流。出现这种情况时，用户必须特别注 意，处理办法是在被测板加电和不加电 两种状态下，重新测试该输出脚对地的 阻抗，也可使用QSM/VI方式在被测板 加电和不加电两种状态下，测试该芯片 各输出脚的VI曲线。5）比较测出的各输出脚对地阻 抗，如果不加电测量的阻抗大致相等， 而加电时测量出现测试错

14、误的输出脚 阻抗高于其它输出脚的阻抗，则说明该 芯片功能损坏（高阻抗状态不能吸收或 施放所需电流），应更换该芯片。6）比较各输出脚的VI曲线，如果 某个输出脚的阻抗明显低于其它输出 脚的阻抗，则说明问题在该脚所接扇出 负载上。检测与该脚相接的所有芯片输 入脚的阻抗，找出其中真正的短路点。为了进一步查出问题的根源，可用 扁口钳钳断被测芯片上出现测试错误 的输出脚，再重新测试。如果这时测试 通过，就表明确实是芯片所接负载的问 题。2出现“器件没有完全测试”结果时1）当被测芯片的输出脚在测试过 程中不发生翻转（即在测试窗口中保持 固定高或低电位）时，系统将提示“器 件没有完全测试”（出现该提示时屏幕

15、 上的波形窗口并不标注任何测试错 误）。例如一个7400与非门的某个输 入脚短接到地，则对应的输出脚将始终 为高电平，测试该芯片时将出现上述提 示。2）如果用户有被测板的电路原理 图，就能很容易地确定该芯片的管脚连 接状态是否正常。3）如果用户已学习过好板，那么 所学芯片的正常连接状态也将记录下 来。测试坏板时系统自动与好板学习结 果相比较，如果比较结果不同，则说明 坏板出现非法连接；如果比较结果相 同，则可不考虑“器件没有完全测试” 的提示，转到测试下一个芯片。4）如果被测芯片是OC器件，并 在电路上设计为“线或”状态，那么 该芯片的输出可能会受到与其存在线 或关系的其它芯片的影响。例如，某

16、个 芯片的输入逻辑使其输出固定为低电 平，则被测芯片的输出也将固定为低电 平，这时测试该芯片系统也将提示“器 件没有完全测试”。对此类器件用户应 特别注意，建议使用QSM/VI方式，通过比较测试芯片上所有相同功能管脚 的VI曲线，来判断故障点。三、使用短路追踪仪查找电路板的短路故障在下图中，U1第4脚分别接到U2的第3脚和U3的第5脚。在这三个芯片中若出现故障，可能有下面四种情况：1、U1功能损坏，其第4脚在测试过程中没有翻转，保持固定低电平；2、U1的第4脚由于内部三极管损坏而短路到地；3 U3的第5脚短路到地；4、U2的第3脚对地不完全短路，有一个固定低电阻下面是对上述情况的检测方法： 第

17、一种情况：测量U1第4脚对地阻抗，如果该脚 逻辑状态正好是低电平，其阻抗不会很 低（大于10欧姆），如果该脚正处于较 低的高电平，阻抗将大于1千欧姆。如果对U1的在线功能测试结果是： 第4脚没有翻转，测试失败，用户应将 管脚状态窗口切换到阻抗显示模式，比 较U1第4脚与其它输出脚的对地阻抗， 如果各输出脚阻抗相等，则说明U1的内 部功能损坏，应更换U1。第二种情况：用三用表测量U1第4脚对地阻值， 如果近似为零，可以使用毫欧表，通过 Qtech首创的“两点定位法”找到真正 短路点。Qtech系统产品中的QT25和 QT50短路追踪仪，是用于查找电路板短 路故障的理想仪表。右面两个图片说明了“两

18、点定位法” 的操作步骤：首先把毫欧表的测量探针放在被测脚焊点上面靠近管脚的根部（如下图） 设置毫欧表的量程为200毫欧姆，测出 一个阻值；然后再把探针放在被测脚焊线上（如下图），再读出一个阻值。如 果前一个阻值小于后一个阻值，则说明被测芯片的内部，而是在芯片外部与其 相连的其它芯片上，或者是两者之间的 附铜线上。使用毫欧表所测短路阻值的大小视 短路程度而定，但是只要使用“两点定 位法”测出的前后两个阻值的大小不同， 就能够确定真正短路点的部位。第三种情况：真正的故障点是U3的第5脚对地 短路（输入脚内部三极管击穿），但是 对U1进行功能测试时，却会由于其第4 脚不能翻转而使测试失败。切换夹具窗

19、 口到阻抗显示模式，比较U1第4脚与其 它输出脚的阻抗，发现第4脚阻抗明显 低于其它脚的阻抗（近似为零）。此时 用户并不能确定真正故障原因就是U1， 而应使用QT25或QT50短路追踪仪进 一步测量。首先采用“两点定位法”确 定短路点是在U1内部，还是U1外部。 经测量发现短路点是在U1外部，这时用 户可通过被测板的电路图或使用Qtech 的线路跟踪功能,查出与U1第4脚相连 接的所有芯片。然后用短路追踪仪分别 测量这些芯片上与U1第4脚相连管脚的 对地阻值，发现U3的第5脚对地阻值最 低。这时将排除U1和U2的短路可能， 把问题集中在U3的第5脚上。再次使用 “两点定位法”，确定短路点是在U

20、3第 5脚的内部。这时应更换U3芯片。不过，如果此时为了更加有把握而对 U3进行功能测试的话，可能仍然出现测 试通过的结果。这是因为该芯片虽然第5 脚内部对地短路，但仍有一定阻值，只 要该阻值大于测试仪的最小可驱动阻 值，且U3内部的逻辑功能并未损坏的 话，那么对该芯片的功能测试就能通过。 例如象7400的与非门，如果其某个输入 脚短路到地，其功能测试仍然能够通过。 对于这种情况，用户只能通过与学习好 板的结果相比较的办法来确定故障点 了。然而对本例来说，只要测出U3第5 脚内部对地短路，就能确定是U3损坏。 因为电路设计者不可能将芯片的输出脚 短路到地。第四种情况：U2第3脚对地不完全短路，

21、用三用 表测量该脚对地电阻约为10欧姆。用户切记：正常芯片的输出、输 入脚对地电阻不会在10-40欧姆之间。此时测试U1将会测试失败（因为 U1第4脚不能正常驱动如此低阻值的输 入脚），屏幕上显示U1第4脚为低阻状 态。用三用表测试该脚对地电阻也是10 欧姆左右。为了找出不完全短路的确切 部位，普通的毫欧表已无能为力了，因 为此时被测脚对地有一个10欧姆左右的 阻值。为解决该问题，QT50短路追踪仪 设计了调节测量零位的功能，能够屏蔽 掉10-20欧姆的固定阻值。具体操作步 骤是：设置测量零位为10欧姆，量程为 200毫欧姆，然后按照上述第三种情况 下的步骤进行测量。四、总线争用问题对总线器件

22、（如74245）进行在线功能测试时，由于其双向输人输出脚可能受 到通过总线与其相连的其它器件的影响而使测试失败。总线器件在被测板加电后可 能会处于使能状态，使其输出/输入脚不在三态高阻状态。 左图为测试总线器件出现总线争用时的结果窗口。为消除 总线争用的影响，使被测芯片测试通过，用户必须隔离有 关的总线器件。左图中的测试结果显示： 74245的第3,4,9脚没有翻 转，测试失败。此时用户应从 管脚状态中查看芯片各脚的 动态阻抗，确定是否有短路到 5欧姆）的管脚。从右上图中 可注意到第11,16 和47脚对地阻抗大约290欧姆，其它 输出、输入脚对地阻抗都在17-23欧姆之间。前者表明管脚牌逻辑

23、高状态，后者表 明管脚处于逻辑低状态。第2脚测试通过，未受到总线争用的影响，因为其输出脚 能够承受相连器件的下拉影响。用户必须能够分辨清楚测试失败是由于总线争用引起，还是因器件功能损坏所 致。本例中，测试失败的原因是总线争用。为了对器件进行完整测试，用户必须隔 离有关总线器件，使其输出脚处于高阻状态，对被测器件不产生影响。下图中芯片的第3脚在作为输出脚时受到相连芯片的下拉作用而不能产生翻Threshold# Library 厂 UserT irne per tickI- Library 164网 |Device Name :Package :一 |dipDevice Test - 74245L

24、ibrary :TestListen1 Device Data ILoop testDevice failsIdentifyBlock 3 nut FuIIh tested!a!Pin 4 in block/3 fails!Pin 9 in block 8 has not toggled!Block 8 noi： fully tested!Pjp 由 inbkipk E廿司叫li s（小于-O.OV44. OE23. OE 16.0E 17.0E23. OE23. OE23. OE23. OE 17.0E 2.0E1 202 193 134 175 166 157 148 139 1210 1

25、12.0E 20.0E 16.OE 290.0E 291.OE 16.OE 16.OE 16.0E 16.OE 295.0ED旧10 E190A12XAl1B118XB1181A23FlA23o nB217FlB217Fl 1AT4XjTJTJ-LJ-LrLr1i_n_n_nL_TL_rL_ri-TUTLT-FLrLru-u-u-LrLrLT1 . _n_TL_rL-TLTLrI：.：.：方攵大后的波形,所以即使L-TL-TL-TrLTL-T转。当第3脚作为输入脚时，由于QT200最大驱动电流为 脚被其它芯片下拉，QT200仍然能够对第3脚上拉到高 如果该芯片功能损坏，此时对第17脚的输出测试

26、也不可能通过。实际测试结果是第 17脚输出测试通过了，显然不是该芯片的功能损坏，而是总线争用问题。（一）如何判断哪个芯片引起总统争用而必须设置隔离呢？1、如果用户有被测板的电路原 理图，首先查出与被测芯片相连的所有 其它总线芯片，通常电路中的总线芯片 可分为以下三类：a, 使能端接其它芯片的输出端；b, 两个或两个以上的总线芯片的使 能端相连；c, 使能端直接与地或+5v电源相接。对于第一类总线芯片，应对每个使 能端设置隔离，方法是在QT200的飞 线通道（从FC0到FC7）设置相应的 逻辑电平，分别接到这些使能端上；对 于第二类总线芯片，则只设置一个隔离 通道，接到其中一个芯片的使能端；而

27、对于第三类总线芯片，是不能直接进行 隔离设置的，因为隔离通道不能对其使 能端实施反向驱动。一般处理原则是先 设置前两类总线芯片，看被测芯片的测 试结果是否满意（即从结果中可以判断 芯片的好坏），如果是，则不考虑对第 三类总线芯片的隔离；如果仍不满意， 再采取措施对第三类总线芯片进行隔 离。一般是采用割线方法将使能端与地 或+5v电源断开然后再对其设置隔离。经过设置隔离点后重测芯片。如果 测试通过，再逐个去掉所设置的隔离通 道，重新测试。出现测试失败时去掉隔 离设置的总线芯片就是产生总线争用 的芯片。重新接上该芯片的隔离通道， 继续按上述方法检验其它未确定的总 线芯片。直到最后查出所有需要设置隔

28、 离的总线芯片（在板学习方式中，启动 其中的记事本，记录下来哪些芯片的测 试需要隔离哪些总线芯片，在检修坏板 时将给予很大帮助）。2、如果用户没有电路图，可利用QSM/VI测试方式中的扫描测试，找出与被 测芯片相连接的其它总线芯片。具体方法是：从ICFT测试方式中直接进入交互式 QSM/VI测试窗口，自定义一个待测芯片名 称，设置管脚数为40，测量频率为312Hz， 使用QT200用于电路跟踪的电缆（有两个 20脚的夹具），把夹具1接到正在进行功 能测试的总线芯片上（夹具第1脚对着芯片 的第1脚），夹具2接到被测板上任意的 其它总线芯片上，然后开始扫描测试。如果 两个芯片之间存在连接关系，在屏

29、幕上的窗口中将显示出来。其中1-20脚代表夹具 1所接的芯片，21-40脚代表夹具2所接的芯片。假若窗口中的第5脚和第35脚都 标注L1符号，则说明第一个芯片的第5脚与第二芯片的第15脚相连接。（二）如何利用系统的数字示波器功能判断总统器件的好坏？在测试总线器件时，如果不能通过隔离方式判断器件的好坏，可利用本系统的 最新功能-数字示波器（DSO）方式进行测试，基本操作方法如下：1）将被测板上焊下的晶体重新焊好，使板上有正常的时钟运行。2）连接测试探针到合适的通道上（注意：不同版本的系统软件所选的探针通道 是不一样的）3）从测试窗口中的工具栏中按DSO键，启动数字示波器方式。4）接通被测板供电电

30、源5）依次将探针接到被测总线器件的不同管脚上，从屏幕上可看到被测管脚的实 际信号。如果信号是高低翻转变化的，则说明该管脚功能正常。如果信号电位在1.2v 到1.8v之间固定不变，则对该管脚应特别注意，这可能是因为该管脚功能损坏，或 者是该脚为输出脚处于开路状态。此时可检测晶体附近的7404芯片，因为该芯片常 被用于时钟电路。用探针测试7404的输出脚，应有波形信号。如果没有，再检测 被测板供电是否正常、晶体是否损坏。注意，检测时钟信号时示波器应选择100K 阻抗，这样可避免对晶振电路的影响。为了检测管脚是否处于悬空状态，可选择示波器阻抗为10K。如果管脚确实悬 空（其阻抗大于1兆欧姆），那么探

31、针接触该脚时，10K的阻抗将把该脚下拉为低 电平。如果该脚没有悬空，而是有固定电平，则探针不会使其下拉为低。由此即可 判断管脚的真正状态。用户应掌握的关键一点是，如果管脚在电路在被使用，则应能翻转；如果未被使用，则会保持固定高或低电平。利用带电VI曲线方式测量管脚的逻辑低与真正的 短路到地是有明显区别的。数字示波器测试窗口交互式QSM/VI方式中的VT显示方式五、输出端接电容负载某些电路在设计上如果对工作速度的要求不高，就在驱动芯片的输出端接上电 容器件，以便消除电路中的毛刺干扰。对这种电路中的芯片进行在线功能测试时，经常出现测试失败。对此用户必须给予重视。De-AK-rak;hptdaia

32、dciH pn 帷OE-2(DECCOEKCOErT . . 4 .乒右图中的第2,5,6,9,12等管脚出现 测试错误，这些脚的输出象是被固定到逻辑高电位上。第6脚波形（存在阶梯h政后尊if c必M膈冰Lf hpwWiw cfcdpJ 33 C( hprdffinr if 舛.Mi 1W R 渭f形）好象是放电后才到了逻辑低电位； 管脚状态窗口中显示第2脚阻抗为8欧 姆，该阻值远远低于正常芯片输出脚可 驱动的阻值。出现这种测试结果，是由于被测芯片的输出端接了不同容量的电容器。第2脚上的电容器电容量最大，是10UF ；第5 脚电容是4.7UF ；第6脚电容更小，第12脚电容最小。为了验证芯片测

33、试失败的原因是测 试速度的问题，用户可设置较慢的测试 时基再重新测试，如果测试通过，即说 明芯片的输出端接有电容器件。当系统 以较慢的速度测试时，芯片管脚上的电 容在输出发生状态变化时能够有较长时间完成充放电过程，这样对芯片的测 试就不会出现测试失败。QT200测试 仪能够自动识别出测试结果中的速度 问题，适时提示用户调整测试时基，以 较慢的速度重新测试。在线功能测试中，如果由于某个管脚固定为高电平而使测试失败，可从以下三个方面分析处理：1、该管脚接了电容器件-调低测试时基后重新测试，能够通过测试。2、该管脚内部功能损坏- -调低测试时基后重新测试，仍然不能通过3电路中存在总线争用问题-隔离有

34、关总线器件后重新测试。从下面的图中可以看出，当测试时基调整到256微秒脉冲时，第2脚有足够 时间响应电容的充放电过程。但是测试结果报告该脚输出有电平错误，对此可进一当测试时基为256微秒脉 冲时，第6脚测试通过。步降低测试速度，再测一次。 结果表明：当测试时基调整 到512微秒脉冲时，所有的 输出脚都能测试通过。六、功能学习和比较错误下图显示了器件功能比较测试后的结果，管脚2在学习和比较测试结果中都是 对地短路，对此用户可不作考虑。然而，如果比较测试结果中显示第2脚悬空（FLT）， 则表示该脚处于开路状态，这时用户应检查该脚焊点及对外的连接线是否正常。! ,而I lin *善冲版4心，在夹具状

35、态窗口中靠外边的阴影 部分显示的是学习结果，里边显示的是 当前测试的结果。图中显示出第1,4脚比较结果不 同，学习结果中是悬空状态，而当前状 态是正常的逻辑电位。对于总线器件，这种情况时常发 生，因为在线功能测试中，电路板上总 线器件的使能端常常受到未知且不固 定的逻辑电平的触发而使其输出状态 也经常发生随机性的改变。出现这种情况时，用户应对该器件重新测试几次，检查其管脚状态是否还有变 化，如果几次测试结果始终出现相同的比较错误，用户应检查相应管脚的阻抗。如果悬空脚在不断变化，这一般也不是问题。如果器件测试通过而有些管脚始终为固定电平，建议用户检查比较管脚的阻抗；如果同一条总线上的管脚阻抗基本

36、 相等，那么可以确定该器件没有问题。如果相同类型管脚的阻抗比较相差较大，则表示在器件的I/0端存在问题。七、计数器产生的肘序问题在检测计数器类器件（如7492）中也时常遇到与时序有关的问题，这是多数在 线功能测试仪都不可避免的。出现这类问题的原因主要是：a, 异步设计;b, 由于反向驱动电流而产生的噪声干扰；c, 被测板上有自身的脉冲信号触发了被测器件。图中显示以库存时基测试时，出现 测试失败的结果。/第11脚的波形显示该脚有输出但 与期望输出的波形不一致。在此用户应明白：如果输出脚内部 功能损坏，就不会有响应波形输出。因 此通过对该芯片测试波形的分析， 就可确定该芯片是好的，出现测试失败 完

37、全是时序问题。右图说明当调整测试时基为32微 秒每时钟时，器件测试通过。但是这 时的测试结果并不稳定，再次测试有 时又出现测试失败的结果。这是由该 芯片的功能特性所决定的。实际测试 中还会发现：不同厂家、批次的同一 种芯片的测试结果也各不相同，这是 由于其抗干扰能力的差异而造成的。八、触发器产生的时序问题（示例一）在线测试触发器时也经常由于时序问题而出现好器件测试失败的情况。右图示例中，测试失败的真正原因是由于芯片输出脚接了电容负载。电容的充放电作用使得输出波形出现异常。这种 问题可以通过降低测试速度（测试时基） 的方式来解决。从波形窗口中可看出第5 脚输出波形的下降沿出现测试错误。实际情况是

38、第5脚接了电容器件。由于电容的充放电，放慢了第5脚状态 变化的速度，所以造成测试失败。从右面放大的波形图中可清楚地看LL出这种时序上的问题。黄色波形是期望 波形，浅兰色是实测波形，当实测波形与期望波形 不一致时，系统将报告测试失败。九、触发器产生的时序问题（示例二）左面示例中出现触发器测试失败的原 因是噪声信号提前触发了触发器的输入第4触发器，造成其输出脚提前翻转。波形中的红色部分是出现比较错误的确切部位，黄色波形是芯片在当前电路结构状脚。图中显示第9脚（时钟脚）噪声毛刺 信号在下一个时钟上升沿之前即触发了态下的期望输出波形。-如何解决此类问题？ Qmax最新开发了 一种测试技术，能够 很好地

39、解决噪声干扰的问题。该技术能够自动地在相关管脚上加上 一个过滤电路，通过过滤作用，消除噪声信号对测试芯片的影响。十、器件没有完全测试在电路设计上有时某些器件的部分功能模块未被使用，设计者一般将该部分的 输入端短路到地，以防其随机运行而影响其它芯片的工作。QT100X和QT200对于 此类器件不能进行完整的测试（测试窗口中可看出某些输出脚没有翻转），系统的 测试结果是“器件没有完全测试”。出现该结果时，用户应分析测试波形及管脚状 态，确定被测试器件是否存在问题。74390是一个双4位十进制计数器，本例中该器件在电路上只使用了一个计数，第1-7脚构成的计 数器没有使用，其CLK脚和CLR 脚短路到地。测试该芯片时系统将 报告“器件没有完全测试”，在管脚状态窗口中显示第1,2,4脚电压为-0.1v ；在结果窗口中报告第3,5,6,7脚没有翻转；在波形窗口中显示第3,5,6,7脚为固定电平。通过对各窗口结果的分析，用户应考虑该器件是否有部分模块未被使用，查看电路板上该芯片的第1,2,4脚直接接地，即 可充分确定该问题。有翻转从第2个计数器的输出波形可看 出其电路功能是计数状态。注意第2 个计数器的2CLK脚接到了 2QD脚， QT100X和QT200测试系统将根据 芯片管脚的自连接状态自动计算出该 状态下的期望输出波形，无需用户修 改测试模式。