《数字电路与逻辑设计.ppt》由会员分享，可在线阅读，更多相关《数字电路与逻辑设计.ppt（35页珍藏版）》请在三一办公上搜索。
1、4.2.2采用中规模集成器件实现组合逻辑函数,4.2组合逻辑电路设计,4.2.1采用小规模集成器件的组合逻辑电路设计,说明：有时由于输入变量的条件（如只有原变量输入，没有反变量输入）、采用器件的条件（如在一块集成器件上包含多个基本门）等因素，采用最简与-或式实现电路，不一定是最佳电路结构。,4.2.1 采用小规模集成器件的组合逻辑电路设计,设计步骤,概念：设计是分析的逆过程，即如何根据逻辑功能的要求及器件资源情况，设计出实现该功能的最佳电路。,例题讲解,例4-1有一火灾报警系统，设有烟感、温感和紫外光感三种不同类型的火灾探测器。为了防止误报警，只有当其中有两种或两种类型以上的探测器发出火灾探测
2、信号时，报警系统才产生报警控制信号，试设计产生报警控制信号的电路。,解题指导,依题意：探测器的火灾探测信号应为电路的输入，令A、B、C分别代表烟感、温感和紫外光感三种探测器的探测信号，“1”表示有火灾探测信号，“0”表示没有火灾探测信号；最终是否产生报警信号为电路的输出，设为F，“1”表示产生报警信号，“0”表示不产生报警信号。,解,第二步：根据电路设计对所使用器件的要求，将输出表达式变换成适当的形式。,第一步：列写真值表，求得最简与或表达式。,(1)若采用与非器件，则变换成与非-与非表达式。,F,(2)若采用或非器件，则变换成或非-或非表达式。,(3)若采用与或非器件，则变换成与或非表达式。
3、,图4-2-3 例4-1与非结构逻辑图,例4-2在只有原变量输入，没有反变量输入条件下，用与非门实现函数F(A,B,C,D)=m(4,5,6,7,8,9,10,11,12,13,14),解 第一步:作出卡诺图，化简求得最简与或表达式。,第二步:对化简结果进一步变换，力求电路最简。,由于只有原变量输入，则其逻辑电路如图4-2-8(a)所示。,图4-2-8 例4-2只有原变量输入时与非结构逻辑图,(a),逻辑电路如图4-2-8(b)所示。与图(a)相比，电路更简单，但仍然不是最佳结果。,第三步：引入生成项，进一步改进。,在只有原变量输入，没有反变量输入的条件下，使用与非门设计的特点：,归纳,(1)
4、结构为级门电路，分别是输入级、与项级和输出级（或项级）。(2)输入级门电路的个数，取决于函数中乘积项所包含的尾部因子种类的多少。(3)与项级包含器件的多少，取决于乘积项的多少。(4)输出级总是一个与非门。因此：应尽可能地合并乘积项，以减少与项级的器件数；尽可能地减少尾部因子的种类，以减少输入级器件的数目。,只有原变量输入，没有反变量输入的条件下，为了获得最佳的设计结果，一般采用下列步骤：1、用卡诺图化简逻辑函数，得到最简或与式2、利用公式AB+AC=AB+AC+BC寻找所有生成项，将加入后能合并的有用生成项加入原式进行乘积项合并，以减少乘积项的数量3、进行尾部因子变换，尽可能减少尾部因子种类4
5、、两次求反，得到与非表达式5、根据得到的表达式画出逻辑电路图,例4-3在只有原变量输入条件下，采用或非门实现逻辑函数F(A,B,C,D)=m(0,5,7,11,12,13,15),解第一步：先求F*(A,B,C,D)的最小项表达式，并化简。,通过卡诺图化简，得到：,第二步：寻找全部生成项，进行乘积项合并。,第三步：减少尾部因子种类。,第四步：两次求反，得到或非或非表达式。,例4-4人类有O、A、B、AB种基本血型，输血者与受血者的血型必须符合图示原则。试用与非门设计一血型关系检测电路，用以检测输血者与受血者之间的血型关系是否符合图示关系，如果符合，输出为1，否则为0。,解题指导,依题意：输血者
6、的种血型和受血者的种血型都是输入变量，二者之间的关系是否符合上述原则为输出函数L。为了使电路最简，考虑用两个变量的四种组合表示种血型，共需个输入变量。,O,O,A,A,B,B,AB,AB,受血者,输血者,解第一步:作出卡诺图，化简得到最简与或表达式。,第三步：画逻辑图。,&,1,&,&,&,1,&,L,C,D,E,F,第二步：将最简与或表达式变换为与非与非式。,4.2.2 采用中规模集成器件实现组合逻辑函数,方法及依据,中规模集成器件都具有某种确定的逻辑功能，可以写出输出和输入关系的逻辑函数表达式。采用集成器件实现逻辑函数时，可以将要实现的逻辑函数表达式进行变换，使之尽可能地与某种集成器件的逻
7、辑函数表达式类似。一般来说，使用数据选择器实现单输出函数；使用译码器和附加逻辑门实现多输出函数；对一些具有某些特点的逻辑函数，如输出信号为输入信号的相加，则采用加法器来实现。采用中规模集成器件设计组合逻辑电路既可省去繁琐的设计，也可以避免设计中带来的错误，以提高电路的可靠性。,用具有n个地址输入端的数据选择器实现n变量的逻辑函数,对于数据选择器，输出与输入信号之间存在如下关系：,以上说明：只要作出逻辑函数的卡诺图，将输入变量加到8选1数据选择器地址端，在数据输入端按卡诺图中最小项方格中的值相连，就可以实现任意输入变量的组合逻辑函数。,对比,例4-5用8选1数据选择器实现函数,解 第一步：作卡诺
8、图。,第二步：画接线图。,注意：将函数输入变量A、B、C作为数据选择器的地址时，应当保持变量顺序与地址端高低位的对应关系。例如变量A接地址A2端、B接地址A1端、C接地址A0端，否则输出端得到的函数并非所要实现的函数。,例4-6用8选1数据选择器实现4变量逻辑函数：F(A,B,C,D)=m(1,5,6,7,9,11,12,13,14),解题指导,8选1数据选择器有3个地址输入端、8个数据输入端，而4变量逻辑函数有16个最小项，所以需要采用两片8选1数据选择器，扩展成16选1数据选择器，从而得到4个地址输入端和16个数据输入端，以满足本题的要求。,(1)扩展法,用具有n个地址输入端的数据选择器实
9、现m变量的逻辑函数(mn),0 1 2 3 4 5 6 7,A2,G,0,7,MUX,Y,A0,EN,0 1 2 3 4 5 6 7,A2,G,0,7,MUX,Y,A0,EN,F,解第一步：将两片8选1MUX，扩展成16选1MUX。,第二步：分配变量，确定数据输入端的二值电平。,图4-2-16 用两片8选1MUX实现例4-6函数,A1,A1,0 1 2 3,A1,G,0,3,MUX,Y,A0,EN,D,C,ST,0 1 2 3,G,0,3,MUX,Y,EN,ST,0 1 2 3,G,0,3,MUX,Y,EN,ST,0 1 2 3,G,0,3,MUX,Y,EN,ST,1,0 1 2 3,1,G,
10、0,3,MUX,Y,0,EN,ST,B,A,F,图4-2-17 用5片4选1MUX实现例4-6函数,采用4选1数据选择器的实现方法。,A1,A0,A1,A0,A1,A0,(2)降维图法,概念：卡诺图的变量数称为该图的维数。如果把某些变量也作为卡诺图小方格内的值，将减小卡诺图的维数，这种卡诺图称为降维卡诺图。作为降维图小方格中值的那些变量称为记图变量。,图4-2-18 降维图示例,0,0,0,0,0,0,1,1,00,01,11,10,00,01,CD,AB,0,1,1,0,0,1,1,1,11,10,0,0,D,D,0,1,1,D,00,01,11,10,0,1,AB,C,(a)F函数的卡诺图
11、,(b)3变量降维图,0,CD+CD,C,C+D,0,1,0,1,A,B,(c)2变量降维图,通过降维以后，相当于减少了逻辑函数的变量数目。当降维卡诺图的维数与数据选择器的地址输入端数目相等时，即可按照用具有n个地址输入端的数据选择器实现n变量逻辑函数的方法来实现m变量的逻辑函数。,例4-7用8选1数据选择器实现函数 F(A,B,C,D)=m(1,5,6,7,9,11,12,13,14),解题指导,8选1数据选择器只有3个地址输入端，而将要实现的是4变量的逻辑函数，所以需要将4变量卡诺图降维变成3变量降维卡诺图。这里选择D为记图变量。,解第一步：将4变量卡诺图降维变成3变量降维卡诺图。,0 1
12、 2 3 4 5 6 7,G,0,7,MUX,Y,A0,EN,C,B,A,F,1,D,注意：可以选择不同的变量作为记图变量，不同的选择方案会有不同的结果。要得到最佳方案，必须对原始卡诺图进行仔细分析，以选择子函数最少或最简单的方案。,第二步：画逻辑图，确定数据输入端记图变量及二值电平。,.,图4-2-20 用8选1MUX实现例4-7,A1,A2,ST,例4-8用8选1数据选择器实现逻辑函数 F(A,B,C,D,E)=m(0,1,3,9,11,12,13,14,20,21,22,23,26,31),解作函数的卡诺图和降维卡诺图。,0 1 2 3 4 5 6 7,G,0,7,MUX,Y,EN,C,
13、B,A,F,1,D,&,图4-2-22 用8选1MUX实现例4-8,&,&,&,E,添加必要的逻辑门，构成逻辑电路。,A0,A1,A2,ST,0 1 2 3,G,0,3,MUX,Y,EN,D,C,ST,0 1 2 3,G,0,3,MUX,Y,EN,ST,0 1 2 3,G,0,3,MUX,Y,EN,ST,E,0 1 2 3,G,0,3,MUX,Y,EN,ST,B,A,F,图4-2-23 4选1MUX实现例4-8函数,采用4选1数据选择器的实现方法。,1,A0,A1,A0,A1,A0,A1,A0,A1,利用译码器实现组合逻辑函数,一个n变量的完全译码器（变量译码器）的输出包含了n变量的所有最小项
14、（非）。用n变量译码器加上输出门，就能获得任何形式的输入变量不大于n的组合逻辑函数。,例4-9 用译码器实现一组多输出逻辑函数,解该组多输出逻辑函数均为输入变量，因此可选用3线-8线译码器实现。如CT54S138，在使能端均为有效电平的情况下，电路完成译码功能，输出与输入变量之间的关系为：,第一步：将各函数写成最小项表达式，并进行变换。,若将输入变量A、B、C分别加到译码器的地址输入端A2、A1、A0，用与非门作为各函数的输出门，即可实现该多输出函数的逻辑电路。,第二步：分配变量，画逻辑图。,C,B,A,BIN/OCT,&,7,6,5,4,3,2,1,0,1,2,4,STA,STB,STC,1
15、,&,&,F3,F1,&,F2,图4-2-24 用译码器实现例4-9函数,思考：如果译码器输出为高电平有效，该如何实现？,采用全加器实现组合逻辑函数,若某一逻辑函数的输出恰好是输入代码所表示的数加上某一常数或另一组输入代码，可用全加器实现。,依题意：余3 BCD码是在8421 BCD码的基础上加上常数3(0011)，因此可采用4位全加器，8421 BCD码作为一组数据输入，另一组输入端接入常数(0011)，输出F3F0即为余3 BCD码，从而实现了码制的转换。,例4-10设计将8421 BCD码转换成余3 BCD码的码制转换电路。,例4-11用全加器实现两个位8421 BCD码十进制加法运算。
16、,解题指导,1位8421 BCD码十进制数由4位二进制码组成，加法运算时是“逢十六进一”，而十进制数相加是“逢十进一”，二者之间进位差6。当十进制数需发生进位时，8421 BCD码的4位二进制数还差6才能使最高位发生进位；反之，如果8421 BCD码产生了进位，本位结果（和数）比十进制数也差6。因此，在计算结果中应加6进行修正。,解根据分析，当8421 BCD相加有进位信号产生时，或和数在1015之间时，应产生修正控制信号F，完成加6修正。,A,B,3,0,P,F0,F1,3,0,Q,F2,CI,3,0,F3,CO,图4-2-26 用全加器实现两个8421 BCD码加法,8,4,2,1,8,4,2,1,被加数,加数,3,0,P,1,2,3,0,Q,4,CI,3,0,8,CO,8,4,2,1,8,4,2,1,1,&,&,&,F,进位,和,相加,修正判别,修正,
