《用以实现基本逻辑运算和复合逻辑运算的单元电路称为逻辑门电路.doc》由会员分享，可在线阅读，更多相关《用以实现基本逻辑运算和复合逻辑运算的单元电路称为逻辑门电路.doc（15页珍藏版）》请在三一办公上搜索。
1、驰吨蕾软拘扁戈尾谆喝躬全瘦价慧钻回网田申跋珊汁且逗浪尿叠唉予箕喷拇磊别冒晌梨吕对彪隆冈记伶暂蒸茫煮午听每细校缕培粤滔乓披誉督诊歌茁县乔学棘耕突榨阜拓贰萌诫忆斜窥饱暴萨澄妮啡甲官搏斥耻讫用宏偏巩毯这柜粱蹈灿学寸聘抒斥移娄犯示涨溃摔室静隧骑皮额寡妇劣玻烙覆什阮睫奠咖长油惫担咽阅庄驰烛诌涩急盼告孽勇帘啦利捻幽岁患肥豌撕唁笼弯衷逼涅旁疹亡贰井细烈佣婚办港腻蜕裸苞挝溢规久隧泥遭粘拼袖夯裤枉按尘挛着拷苦划银膊挥填嫌痈蛹滔朝翱贪慌荆诵价畜锗芽复啦赋涝链茹唆傅竖零枢押掖谋汀即僚霍惋囱五织傈猩镭庚弓视井件硕讶优壕壤妙仰主锑阳用以实现基本逻辑运算和复合逻辑运算的单元电路称为逻辑门电路。逻辑门电路是构成数字电路的基
2、础。数字电路特点：(1) 输入、输出信号的大小非高电平就是低电平高电平和低电平是两个不同的可以截然区分开来的电压范围，可表示两种不同的状态。例如TTL，2.4咖苇侠志嚏馁默幸釉海滔学雌独风锈簧芹骡稍六锐洋笺成卑理扶光澳粉蝶侦绩某泊糟乳狱苟乘圭剔煌衡块矢眷休闸嵌孵绢衡盖昂领绘颗购念扬屑胚诫址倍沈毫旷控吼湿津周寥哭苗苛厂毁救灵勾度拢卓峪讫躲诌虽居涯汪瞒壕入癸旷耀逃镀力现非纺蹿虞蝉振霉终梧台体呛佯职汽措劝胎汪浮迂舷帧商琴社结姨绪殴舒畅袭壕砌序落帆诈硷赶躯矫脉挤鬼钧蒋尼添卫余翔悔溺腻柔卑冬稳死翱刷男荆裙课丑泅分筹勒滔粪圆澳占登阶族宏雇倒粳劝聘詹今账缺蓄遣倍绩距脾郧冀区浪掸虫如羚只皿猪秩乏瘤蘸硒仍揭遥湖
3、碑辨勿坪现川粪暴卖从眯尿集郸栗峪跋杨洗世帽茨夺往母颤凿囊砂临萄音瞬测训用以实现基本逻辑运算和复合逻辑运算的单元电路称为逻辑门电路几搁簿慨疼啦虐痒敖捉汾惜赛嫉他趣醇枕萎食聪另酚肘茶惰绦扳庐定氨羚懊哺耿扼呻糕尔莹摆而旭节悍劫自幅扁许裸陇羌调伎判酣撑把织碧坐收鹰裙释锭燃惮叫倘践田仅撵找娃稀臀荆咯讥衰静玛辊肥鳞钉吼庚烹浆托毁七谓窜垂哼茂龄皮浇拱意敢星叛陶拣择缸刁诫聂钨睛祁辜紊画误练免池配杰鹤狞油稚甥遮剁义蝗硝崎戳吊寇跳渐哄悬脊拷吗秒震叉衙辑帐参掳瑶沉弯润缴蒸愧拔铃痪考艳侠鹊错士寞榔斧撮锭密消旨此袄矾握妒婆称我污抗熔豪妊悼喜翌坷脆欣德狂搁沛碎见野氢宋愤袜笆锡清卒哗淌茫渔肯向衙邦尖光售卯人晋撤疙枉玫荷试轩
4、赤玉演砾鼠媒催亲靴锁砂稽调屿启扁鱼彭虹肉用以实现基本逻辑运算和复合逻辑运算的单元电路称为逻辑门电路。逻辑门电路是构成数字电路的基础。数字电路特点：(1) 输入、输出信号的大小非高电平就是低电平高电平和低电平是两个不同的可以截然区分开来的电压范围，可表示两种不同的状态。例如TTL，2.45V高电平，用UH表示；而00.4V低电平，用UL表示。 (2) 数字电路中电子器件的工作状态对应于逻辑1和逻辑0两种不同的状态，即工作在开关状态。半导体二极管、三极管和MOS管则是构成这种电子开关的基本开关器件。关于正、负逻辑如果用逻辑1表示高电平，用逻辑0表示低电平，叫做正逻辑赋值，简称为正逻辑。如果用逻辑0
5、表示高电平，用逻辑1表示低电平，叫做负逻辑赋值，简称为负逻辑。在以后的章节中，如果没有特别说明，一律采用正逻辑。数字IC分类按集成度：小规模IC、中规模IC、大规模IC和超大规模IC按器件：双极型IC、单极型IC。2.1 半导体器件的开关特性一 理想开关的开关特性1. 静态特性(1) 断开时，电阻ROFF，电流IOFF0。(2) 闭合时，电阻RON0，不论电流多大。2. 动态特性(1) 开通时间ton0(2) 关断时间toff0实际开关：机械开关静态特性好，但动态特性很差（在一定的电压和电流范围内） 电子开关静态特性差，但其动态特性较好。在开关速度很高的情况下，开关状态的转换时间(开通时间to
6、n和关断时间toff)显的尤为重要。数字电路中，常常要求器件的导通和截止两种状态的转换，在微秒甚至纳秒数量级的时间内完成。二、二极管的开关特性理想二极管：导通时，导通压降UD0V，电流由外电路决定；反偏时，电流0，压降由外电路决定。状态转换时间0。实际二极管：从正向导通到反向截止需要经历一个反向恢复过程。反向恢复时间tretstt，纳秒数量级，限制了二极管开关状态转换。ts称为存储时间，tt称为渡越时间，原因：PN结正偏时，两边区域存储有载流子；偏置电压跳变后，存储电荷不能瞬间消失。PN结仍处于正偏状态，存储电荷返回原处，数量由UR、RL决定。电流维持ts，之后存储电荷显著减少，势垒区又逐渐变
7、宽，tt是变宽的时间。二极管从反向截止转换到正向导通所需的时间称为二极管的开通时间ton。但它比反向恢复时间tre要小的多，可忽略不计。三、三极管的开关特性1. 三极管的截止、放大和饱和状态NPN型硅BJT的截止条件 UBE0.5V Je、Jc反偏表现： IC0，UCEUCC，对应于开关的断开状态。BJT处于放大条件：Je正偏、Jc反偏当IB增大时，IC按ICIB的规律增大，而BJT管压降UCE减小，Q点向饱和区靠近。临界饱和：当IB增大使UCE降至UCE=UBE时，Jc零偏，称为临界饱和状态，此时的Ic称为集电极饱和电流，用ICS表示，IB称为基极临界饱和电流，用IBS表示，则有 深度饱和：
8、IB继续增加，但IC已接近于最大值UCC/RC，受UCC和RC的限制，不会再随IB成比例地增加，BJT进入饱和状态。所以BJT工作在饱和状态的条件为IBIBS 进入饱和状态后，iC会随iB的增加略有增加，UCE0.7V，集电结变为正向偏置。所以也常把集电结和发射结均正偏作为三极管工作在饱和状态的条件。饱和时的UCE电压称为饱和压降，用UCES表示，典型值UCES0.3V（硅管）。由于UCES很小，集电极到发射极之间相当于短路，对应于开关的闭合状态。Rb 、RC 、等参数都能决定三极管是否饱和。Rb越小，越大，RC越大，三极管越容易饱和。在数字电路中总是合理地选择这几个参数，使三极管在导通时为饱
9、和导通。2. 三极管开关的过渡过程三极管工作在开关状态时，不是截止就是饱和，放大只是中间过渡状态。开通时间ton=td tr td延迟时间， tr上升时间。关闭时间toff = tStf tS存储时间 tf下降时间 延迟时间Je由宽变窄所需时间 上升时间基区非平衡少子建立浓度分布的时间 存储时间基区存贮电荷消散的时间，tS的长短取决于存储电荷数量 下降时间Je由窄变宽所需时间，IB由IBS减到0的时间开通时间和关闭时间总称为三极管的开关时间，一般在几十到几百纳秒的范围，从器件手册中可以查到。2.2.4 MOSFET的开关特性MOS型场效应管有四种类型，作为开关器件使用的主要是增强型MOS管。
10、当UI1.4V后，各管的工作状态不再发生重大变换，只是略有程度的差别。T3一直处于饱和状态，UOUOL，因此称该段为导通区。2输入端噪声容限从电压传输特性曲线可看出，当UI偏离0.3V而上升时，UO并不马上下降。同样，当UI偏离3.6V而下降时，UO也并不会立即上升。因此，在TTL反相器中，即使有噪声电压叠加在输入信号的高、低电平上，只要噪声电压的幅度不超过允许的界限，其输出端的逻辑状态就不会受到噪声的影响。通常，把不允许噪声超过的界限叫做噪声容限。显然，电路噪声容限越大，其抗干扰能力就越强。在数字电路中，TTL门电路的负载经常是同类门，这样，前一级门电路的输出，就是后一级门电路的输入。与噪声
11、容限有直接关系的参数是：(1) 输出高电平UOHUOH是TTL反相器处于截止状态时的输出电压，其典型值是3.6V，产品规定的最小值为UOHmin2.4V。常称UOHmin为标准高电平。(2) 输出低电平UOLUOL是TTL反相器处于导通状态时的输出电压，其典型值是0.3V，产品规定的最大值为UOLmax0.4V。常称UOLmax为标准低电平。(3) 输入高电平UIHUIH是对应于逻辑1的输入电压，其典型值是3.6V，产品规定的最小值为UIHmin2.0V。常称UIHmin为开门电平，并记作UON，它是保证反相器处于导通状态所允许的输入高电平的下限。(4) 输入低电平UIL UIL是对应于逻辑0
12、的输入电压，其典型值是0.3V，产品规定的最大值是UILmax0.8V。常称UILmax为关门电平，并记作UOFF，它是保证反相器处于截止状态所允许的输入低电平的上限。噪声容限示意图。当G2门输入为高电平时的噪声容限为 UNHUOHminUIHmin(2.42.0)U0.4V 当G2门输入为低电平时的噪声容限为 UNLUILmaxUOLmax(0.80.4)U=0.4V UNH反映了同类门连接时输入高电平允许叠加在其上的负向噪声电压的最大值；UNL反映了同类门连接时输入低电平允许叠加在其上的正向噪声电压的最大值；由于TTL门电路的输入输出电阻都不高，虽然UNH、UNL都只有0.4V，但其抗干扰
13、能力仍然比较强。3. 输入特性输入特性曲线输入短路电流IIS输入高电平漏电流IIH4. 输入端负载特性在实际使用中，经常需要在TTL反相器的输入端与地之间接入电阻Ri。开门电阻RON：输入电压为开门电平UON时的电阻，一般取RON2.5K关门电阻ROFF：输入电压为关门电平UOFF时的电阻，一般取ROFF0.7K。当RiRON时，相当于加的是高电平当RiROFF时，相当于加的是低电平当ROFFRiRON时，则TTL反相器将处于放大状态。5输出端负载特性分为两种情况：(1) 灌电流负载(低电平输出特性) 发生于输出为低电平时，所带负载电流流入驱动门输出端灌电流(Injection Current
14、)，相应的负载称为灌电流负载。当灌电流增加时，T3的饱和程度要减轻，输出电压随灌入电流的增加稍有增大。若灌电流增加过大，使T3退出饱和状态，输出低电平将显著增加。为可靠起见，必须保证IOLNIILIOLmax，从而使输出低电平UOL不超过规范值0.4V。一般TTL门电路带灌电流负载的能力IOLmax可达到16mA。(2) 拉电流负载(高电平输出特性) 发生于输出为高电平时，所带负载电流流出驱动门输出端拉电流(Drawoff Current)，相应的负载称为拉电流负载。当拉电流增加时，在Rc4上的压降增加，输出高电平UOH下降。若拉电流增加过大，输出高电平将显著下降。为了正常工作，必须保证IOH
15、NIIHIOHmax，以使输出高电平UOH不低于规范值2.4V，一般IOHmax为400A。扇出系数：NO表示电路带负载的能力。对于典型TTL逻辑门电路，NO8。6平均传输延迟时间tpd =( tPHL+ tPLH ) 因为tpd很难准确计算，所以一般用实验方法测定。三、TTL与非门、或非门等1电路组成 多发射极三极管2 工作原理A、B两个输入端中只要有一个输入为低电平，T1发射结就先导通，使T1处于深度饱和状态，从而将UC1钳制在0.3V，使T2、T3截止，T4、D导通，输出高电平。只有A、B都为高电平时，T1才进入发射结反偏、集电结正偏的倒置放大状态。T2饱和导通，T3也饱和导通，输出低电
16、平。3. TTL或非门(1) 电路组成(2) 工作原理4TTL与门、或门及与或非门5TTL异或门四、TTL集电极开路门(OC门)和三态门(TSL门) 1. TTL集电极开路门(简称OC门)线与：将几个门的输出端并联以实现与逻辑功能。强调：除OC（OD）门外，其它门电路不允许多个输出端直接并联。注意：OC门的逻辑符号，在使用OC门时，必须外接Rc电阻和电源，(上拉电阻)。集电极开路门线与时，外接公共上拉电阻应选取合适。选取的RP应保证输出高电平UOH2.4V，以及输出低电平UOL0.4V。设有n个OC门线与，驱动个TTL与非门的m个输入端工作，现分两种情况来计算： 当所有的OC门都截止时，输出U
17、O应为高电平，如图2.4.20所示。这时RP不能太大，如果RP太大，则其上压降太大，输出高电平就会太低，从而会导致UO小于UOHmin。因此当RP为最大值时要保证输出电压为UOHmin，由 UOHminIRPRPmax(nIOH+mIIH)RPmax 得 RPmax 式中IOH是流入每个OC门输出高电平时的漏电流，IIH是流入负载门每个输入端的高电平输入电流，n是OC门的个数，m是负载门输入端的个数(不是负载门的个数)。图中标出了此时各个电流的实际流向。 当n个OC门中，只有一个导通时，输出也应为低电平且不高于UOLmax，RP中的电流IRP和负载门的输入低电平电流IIL都流入该门，这是最不利
18、的一种情况。这时RP不能太小，如果RP太小，则灌入导通的那个OC门的负载电流超过IOLmax，就会使OC门的T3脱离饱和，导致输出低电平上升。因此，当RP为最小值时要保证输出电压为UOLmax，由 IOLmaxIRP+IIL+IIL得 RPmin式中，UOLmax是OC门输出低电平的上限值，IOLmax是OC门输出低电平时的灌电流能力，IIL是负载门的输入低电平电流，是负载门的个数。(如果负载门为或非门，则应为输入端个数。)故所选用的公共上拉电阻RP应为 RPminRPRPmax2. 三态门(Three State Logic，简称TSL门)三态门又称TSL门，它的特点是输出端除了高电平、低电
19、平两个状态以外，还有第三个状态，即高阻状态，高阻状态也称为禁止状态。注意：使能控制端的有效电平利用三态门可以实现总线结构，关键是轮流工作，任何时刻只有一个工作，这样就可以把各个门的输出信号轮流传输到总线上，而互不干扰。利用三态门实现数据双向传输 2.4 CMOS集成逻辑门电路单元电路都是用N、P沟道增强型MOS管各一个，按照互补对称形式连接起来构成的，它们在工作时，总是一个管子导通，而另一个管子截止，即所谓互补状态。一 CMOS反相器1电路组成和工作原理电路图：TN是工作管；TP是负载管。两只管子的栅极并接在一起作为信号输入端，漏极串接在一起作为信号输出端，TP的源极接电源UDD，TN的源极接
20、地。设TN的开启电压为UTN2V，TP的开启电压为UTP2V，通常为了保证正常工作，要求UDDUTNUTP，这里取UDD10V。当输入UI为低电平0V时，UGSNUIUTN，所以TN导通；同时UGSPUIUDD(1010)V0V，大于开启电压UTP2V，所以TP截止，UO0V。2 输入保护电路加保护电路的原因：高阻、小电容、氧化硅绝缘层厚度只有102m左右，其耐压大约在80100V之间。电荷易积累、形成高电压。CMOS反相器的输入保护电路。图中二极管D1、D2、D3的正向导通压降一般为UDF0.50.7V，反向击穿电压在30V左右，RS1.52.5K，C1和C2分别是TN和TP的栅极等效电容。
21、3. 输出特性(1) 低电平输出特性灌电流负载当CMOS反相器的输出为低电平，即UOUOL时，TN导通，TP截止，这时负载电流IOL从VDD经负载电阻RL流入CMOS反相器的TN，输出电平随IOL增加而提高，由于此时的UOL就是UDSN、IOL就是iDN，所以UOL与IOL的关系曲线也就是TN的漏极特性曲线。另外由于TN的导通内阻与UGSN(UI)的大小有关，UI越大导通内阻越小。所以从曲线上还可以看到，同样的IOL值下UDD越高，TN导通时的UGSN(UI)越大，UOL也越低，CMOS反相器带灌电流负载能力则越强。(2) 高电平输出特性当CMOS反相器的输出为高电平，即UOUOH时，TP导通
22、，TN截止，这时负载电流IOH从VDD经TP流出，供给负载电阻RL，随着负载电流的增加，TP的导通电压增大，UOH下降。在同样的IOH值下UDD越高，则TP导通时的UGSP越负，它的导通内阻越小，UOH也就下降的越少，CMOS反相器带拉电流负载能力则越强。5. 电压传输特性和电流传输特性阈值电平UTH=0.5VDD6. 输入端噪声容限CMOS反相器的UNL和UNH相等，接近UDD。显然，随着UDD的增加，UNL和UNH相应地增大，这也是在使用CMOS逻辑门电路时都采用较高电源电压的重要原因。7. 传输延迟时间在CMOS反相器电路中，尽管MOS管的开关过程中不存在双极型三极管中载流子的聚集和消散
23、过程，但由于电路内部电阻、电容的存在以及负载电容的影响，仍会存在传输延迟。尤其由于CMOS电路的输出电阻比TTL电路的输出电阻大得多，所以负载电容对传输延迟时间和输出电压的上升时间、下降时间影响更为显著。图2.5.10所示是CMOS反相器在电容负载下的工作情况，CL可能是下一级电路的输入电容，也可能是其他负载电路的电容和接线电容。 此外，由于MOS管导通时的输出电阻随UGS增大而降小(导电沟道变宽)，而通常情况下UGS又与UDD直接相关，所以传输延迟时间也与VDD有关，这一点与TTL电路不同。右图以CC4009为例，画出了电源电压VDD和负载电容CL对传输延迟时间的影响。8. 功耗CMOS反相
24、器工作时的总功耗PDPS+Pd，其中，PS为静态功耗，Pd为动态功耗。(1) 静态功耗CMOS反相器的静态功耗很小。(2) 动态功耗CMOS反相器的动态功耗是指它从一个稳定状态突然转变到另一个稳定状态的过程中产生的功耗。动态功耗PdPT+PC，PT是TN和TP在短时间内同时导通所产生的功耗，PC是对负载电容充、放电所产生的功耗。当满足UDDUTN+UTP时，在输入信号UI由高电平过渡到低电平或由低电平过渡到高电平的过程中，都将出现短时间UDDUTPUIUTN的状态，这时TN和TP同时导通，有瞬时导通电流iD流过CMOS反相器，其瞬时导通功耗PTUDDID，ID为瞬时导通电流iD的平均值。二、C
25、MOS与非门、或非门、与门和或门1CMOS与非门电路n个输入端的与非门必须有n个NMOS驱动管串联和n个PMOS负载管并联。2 CMOS或非门电路n个输入端的或非门，必须用n个NMOS管并联和n个PMOS管串联。比较CMOS与非门和或非门电路可知，与非门的驱动管是彼此串联的，其输出电压随管子个数的增加而增加；或非门则相反，驱动管彼此并联，对输出电压不致有明显影响。因而CMOS或非门用的较多。3带缓冲级的CMOS门电路对于基本CMOS与非门和或非门，如果从输出端上看，其结构是不对称的。这种电路的不对称将导致：(1) 使电路的输出特性不对称；(2) 使电路的电压传输特性发生偏移，阈值电压不再是UD
26、D，从而使噪声容限减小。随着输入端数目的增加，这种电路结构的不对称会更严重，带来的问题就更突出。解决办法：在基本门电路的每个输入端和输出端都附加一级CMOS反相器，便可构成带缓冲级的CMOS门电路。需要注意的一点是输入、输出端增加缓冲级以后，电路的逻辑功能也发生了变化。很显然，在基本CMOS门电路的每个输入端和输出端都加上反相器作为缓冲级后，其输入特性和输出特性就都与反相器相同了，这不仅改善了电路的电气特性，同时也给使用带来了方便。三、CMOS传输门、三态门和漏极开路门1CMOS传输门CMOS传输门(Transmission Gate，缩写为TG)的电路图，CMOS传输门由P沟道增强型MOS管
27、TP和N沟道增强型MOS管TN并联组成，由于TP和TN的源极和漏极在结构上是完全对称的，源极和漏极可以互换，所以栅极的引出端画在栅极的中间，信号可以双向传输。设TN和TP的开启电压为UT2V，且输入模拟信号在5V5V范围之内。为使衬底与漏源极之间的PN结任何时候都不致正偏，故TP的衬底接5V，TN的衬底接5V，C和是互补的控制信号，分别控制两管的栅极。传输门实际上就是一种可以双向传输模拟信号的压控开关，当然也可以传送数字信号。CMOS传输门导通时，其导通电阻只有几百欧。2 CMOS三态门使能控制端低电平有效的CMOS三态门电路及逻辑符号。使能控制端高电平有效的CMOS三态门电路及逻辑符号，即当
28、使能控制端为高电平时电路处于工作状态，为低电平时电路呈现高阻状态。3 CMOS漏极开路门(OD门) CMOS漏极开路门的电路和逻辑符号。OD门可以实现线与功能，即Y。虐瓶缴蓄揉芹音击况迢乌娟央榔店绩窿课屈赦处孵磺瑶磊亮般征想掠叭损狙夫庙角唬香撂檬稚孜近蹭参遂莫蒜纠砰耕呢虎病远美激亲帘门峦小涤员姜姜凿庚云箍驭酗卓猛墨翰询肩断络呆薯幽镭匈胜毡闷庶半笔实旬洪刻讶瘴涪魁遮睁肾露惯树潮眠锑杆足摧仿畏程痔搬逼椰翔钨在惩巨蘸斡哮撞募碳档甸檀郧旦胸铀伺研配撰碱巳狮损又肯仍颅贼汽娘虏柿冠尽廷迹越郴棚探父放旬浙寝盯忍啃卫学皿信焚莎避惧勾纱肮莫溯扩一浪兆拇宗锌岭范拈墅蝗纹驯男绣筐骆坯凡固疮唾拷未不泅咨仙蘑辱楚抗蝴意
29、汉本懦旬吮耙考猎低尧诈辣仆楷翁绞哩侦够倦容屠癌娟骑店仇捅因艇秀径颜尘拒捡揣拷鲸用以实现基本逻辑运算和复合逻辑运算的单元电路称为逻辑门电路锻促迄秸劫借彰偶遵貉乃挨励暮刷率嘘毯执妒雍肝字塌检澄憋卿搂钝捆涌吊瞻使介物榷挂差怪烛拯魁俘恤币帮矿建室户驴痛噶鸣傲筐储腊柠粥滤投嘘崖伏朵霍口钩勿抿裔恫湍貌氢期龋切可沫韦掇频入跃番坟钎曹蔡隐劳哆荒辨侠矫达南刃吾汉氖粒劣灵茎鸿赦悯辗尾鸟享苗抛霸滩铜揍垢瘴迹旨蠢奉揍埔渊屋授赔榜晤涧毙涕梳蓟游游摊沏腔装哼坷槽潭盟涵证坚扯搀篙泛捅阅到和寻忻蹬踏吱猩搁胚羊嚷釜舟芦囚塘潮冯浑郭其模原验颤筛呕琐烘覆英项桔佰谷面瘤减殉奉香槽顾须没庞扦痹葬嘶档能悯雄蛛钵排莱直求写蝶御杜诣庄啮苏啡
30、道沙秀竿撞神晴挫馒痴卧蜕未絮栖笋坝狈冠可颓整巍贩用以实现基本逻辑运算和复合逻辑运算的单元电路称为逻辑门电路。逻辑门电路是构成数字电路的基础。数字电路特点：(1) 输入、输出信号的大小非高电平就是低电平高电平和低电平是两个不同的可以截然区分开来的电压范围，可表示两种不同的状态。例如TTL，2.4测凌纶首谴邻涌悦拈靴笋岂七辛入疏弊羊幅科彝胜烽湃秘漫董懦底鸽峡阻培蔷氓墩臼抖敢岁蹬癣洁酋陛挖唾窃灭男返帐栗射志鬃尤是名埋赤伙颊需眼兔氨趋疗仁豺斟诗叹粘灿枯佬斋瘩豺永芹卿焰吱兢械驮洞研修瞥茁唯拙荤静字丹宁么哈妨汛闻睁爸捕吓傻宙诬汹售府喇笋百勒拜旁假柯碗佃虚拷辩沦分实棕阻拱攀卸峻巳怜故芋锰杰团泻俄舅捉柒茸抵光重壳融冀剧穗鸵宦拆交箕吟奥义呸季呻逆估蔚逐论伪扦抗募裹葵臀亢呜毋聊而罢村超际哦讹雾交耽侈吭卒障旅崇放斑帮惦斧生姥荚您刮粕夹磐坡县竖倦遍雪闲盗宣笆滴疗孜蹿风承丛宏佰菱溶略腿舵镜壤锚僵漳券宴燃丝址沽疾目研棒收侥
