《半导体集成电路制造工艺.docx》由会员分享，可在线阅读，更多相关《半导体集成电路制造工艺.docx（1页珍藏版）》请在三一办公上搜索。
1、一、集成电路的定义：集成电路是指半导体集成电路，即以半导体晶片材料为主，经热氧化工艺：干氧氧化、水汽氧化、湿氧氧化互连线在接触孔处的纵向结构加工制造，将无源元件、有源元件和互连线集成在基片内部、表面或基片之上，执行 某种电子功能的微型化电路。 微型化电路有集成电路、厚膜电路、薄膜电路和混合电路等多种形式。二、集成电路的分类：按电路功能分类：分为以门电路为基础的数字逻辑电路和以放大器为基础的线性电 路，还有微波集成电路和光集成电路等。按构成集成电路基础的晶体管分类：分为双极型集成电路和MOS型集成电路两大类。前者以双极型平面晶体管为主要器件；后者以MOS场效应晶体管为基础。三、衡量集成电路的发展
2、DRAM（ 3*107（集成度）,135mm2 （外型尺寸）,0.5 口 m （特征尺寸）,200mm （英寸），四、摩尔定律：IC集成度每1.5年翻一番五、集成电路的发展展望目标：集成度仁可靠性仁速度T、功耗I、成本I。努力方向：线宽I、晶片直径仁设计技术T六、硅微电子技术发展的几个趋势：1、单片系统集成（SoC）System on a chip Application Specific Integrated Circuit特定用途集成电路2、整硅片集成（WSI）3、半定制电路的设 计方法4、微电子机械系统（MEMS）5、真空微电子技术十八、根据器件要求确定氧化方法：1、高质量氧化：干氧氧化
3、或分压氧化；2、厚 层的局部氧化或场氧化：干氧（10min） +湿氧+干氧（10min）或高压氧化；3、低表面态 氧化:掺氯氧化;湿氧氧化加掺氯气氛退火或分压氧化（H2O或O2+N2或Ar或He等）。 十九、热氧化过程中硅中杂质的再分布1、硅中掺磷温度一定时，水汽氧化（湿氧 氧化）导致杂质再分布程度较大，其NS/NB大于干氧氧化；（2）同一氧化气氛下，氧化 温度越高，磷向硅内扩散的速度越快，表面堆积现象减小，NS/NB趋于1。 2、硅中 掺硼（1）温度一定时，水汽氧化（湿氧氧化）导致杂质再分布 程度增大，NS/NB小 于干氧氧化；（2）同一氧化气氛下，氧化温度越高，硼向硅表面扩散速度加快，补偿
4、了表明杂质的损耗，NS/NB趋于1。看看运动方向电迁移现象：导电材料的质量输运现象，是由在外加电场影响下导体内运动的电子， 将其动能传给正金属离子所引起的七、集成电路制造中的基本工艺技术横向加工：图形的产生与转移（又称为光刻，无机玻璃氧化物SiO2 , Al2O3, TiO2 , ZrO2 , Fe2O3 , SixOy (SIPOS)硅酸盐PSG , BSG , BPSG氮化物氢化物a-Si:H有 机 高合成树脂聚酷亚胺类，聚硅氧烷类合成橡胶硅酮橡胶三十三、钝化膜及介质膜可分为无机玻璃及有机高分子两大类:十、费克第一定律:dx含义:在一维情况下，单位时间内垂直扩散包括曝光、显影、刻蚀等）。纵
5、向加工：薄膜制备（蒸发、溅射、氧化、CVD等），掺杂（热扩散、离子注入、中子嬗变等）通过单位面积的粒子数一一即扩散粒子流密度J（ x, t ）与粒子的浓度梯度成正比式中负号表示扩散是由高浓度处向低浓度处进行；比例常数D是粒子的扩散系数（取 决于粒子本身的性质和扩散条件）；D的大小直接表征着该种粒子扩散的快慢。发生扩 散的必要条件是扩散的粒子具有浓度梯度.对于半导体中杂质原子的扩散，大量事实证明，扩散系数D与温度T（K）之间有如下指数关系：D = D-e -A E/kT 十一、杂质原子扩散到半导体中的方式有两种扩：间隙式，替位式十二、扩散方程（费克第二定律）Q N （x ,t ） Q 2 N （
6、x ,t ） 式中假定D 为常数，与杂质浓qt = Dqx2度N（ x, t ）无关，x和t分别表示位置和扩散时间。针对不同边界条件求出方程（2-8） 的解，可得出杂质浓度N的分布，即N与x和t的关系。十三、半导体中杂质原子扩散的浓度分布：恒定表面浓度的扩散特点：在整个扩散过程中，杂质不断进入硅中，而表面杂质浓度始终保持不变。边界条件 1：N （0, t） = Ns（2-9）假定杂质在硅片内要扩散的深度远小于硅片的厚度，则边界条件 2： N （-, t） = 0（2-10）在扩散开始时，除了硅片表面与杂质源相接触，其浓度为Ns夕卜，硅片内没有杂质扩进，因而初始条件为：N （x, 0） = 0
7、x 0（2-11）由上述边界条件与初始条件可求出扩散方呈（2-7 ）的解，即恒定表面源扩散 的N质分布情舔七1妃J 2 Dt e*XJ = N,erfc:?命J上式中：Ns代表表面杂质恒定浓度（原无cm3），D代表扩散系数（cms），x是由表 面算起的垂直距离（cm），t代表扩散时间（s），erfc表示余误差函数。（1）表面杂质浓度Ns由该杂质在扩散温度下（9001200C ）的固溶度决定，在恒定扩散温度下，表面杂质浓度维持不变。（2）扩散时间越长，扩散温度越高，扩散进硅片内的杂质数量越多。（3）扩散时间越长，）温度越高，扩散深度越大I通过表面的原子流流密度为：，= e-x24Dt= Ndxx
8、=0- nDtx=0$式子含义：j （0 , t）越大，则意味着扩散越快。（1）随着扩散时间的推移，扩散速度 将越来越慢，原因在于开始时杂质浓度梯度较大而后来浓度逐渐变小；（2）表面浓度 Ns越大，扩散越快，因为Ns的增大将使浓度梯度提高；（3）提高扩散温度，扩散系数 增加，因而扩散速度也增大。有限表面源扩散扩散开始时，表面放入一定量的杂质源，而在以后的扩散过程中不再有杂质加入，此种扩散称为有限源扩散。有限源扩散的特点如下：（1）杂质分布：由图可见，扩散时间越长，杂质扩散得越深，表面浓度越低； 扩散时间相同时，扩散温度越高，杂质扩散得也越深，表面浓度下降得越多；（2）在整个扩散过程中，杂质总量
9、Q保持不变。图中各条曲线下面所包围的面积即杂质的数量，且相等；（3）表面杂质浓度可控两步扩散：第一步称为预扩散或预淀积，第二步称为主扩散或再分布十四、电场效应： 在高温扩散下，掺入到硅中的杂质一般处于电离状态，离化的施 主和电子，或离化的受主与空穴将同时向低浓度区扩散。因电子或空穴的运动速度比 离化杂质快得多，因而在硅中将产生空间电荷区，建立一个自建场，使离化杂质产生 一个与扩散方向相同的漂移运动，从而加速了杂质的扩散。发射区推进效应：在NPN窄基区晶体管中，若基区和发射区分别扩散B、P，则发射区正下方的内基区要比外基区深，该现象称为发射区陷落效应。为避免此现象发生， 发射区应采用As扩散，或
10、采用多晶硅发射极十五、杂质扩散方法很多，按所用杂质源的形式来分，可有固态源扩散、液态源扩散、 气态源扩散；按所用扩散系统的形式来分，有开管式扩散、闭管式扩散以及箱法扩散。 杂质的扩散主要有：硼扩散，磷扩散，砷扩散，锑扩散。十六、结深的测量：测量结深的方法主要有磨角法、磨槽法和光干涉法。具体看PPT 工艺2，3十七、3.1离子注入设备1、离子源：用于离化杂质的容器，有阴阳两个电极，阴极接地，阳极接高压（约1000V）。 常用的杂质源为PH3、B2H3、BF2、AsH3等。2、质量分析器：由相互垂直的电场 和磁场组成。不同离子的质量不同，则在分析器中偏转的角度不同，由此可分离出所 需的杂质离子，且
11、离子束很纯。3、加速器：为高压静电场，用来对离子束加速。该 加速能量是决定离子注入深度的一个重要参量。4、中性束偏移器：利用偏移电极和 偏移角度使中性原子分离出去。5、聚焦系统：用来将加速后的离子聚集成直径为数 毫米的离子束。6、偏转扫描系统：用来实现离子束在X、Y方向的一定面积内进行扫1、氧化剂扩散穿过滞留层达到SiO2表面，其流密度为F1。2、氧化剂扩散穿过SiO2层达到SiO2-Si界面，流密度为F2。3、氧化剂在Si表面与Si反应生成SiO2，流密度为F3。4、反应的副产物离开界面。二十三、CVD的薄膜及技术分类 化学气相淀积（Chemical Vapor Deposition）是指单
12、 独地或综合的利用热能、辉光放电等离子体、紫外光照射、激光照射或其它形式的能 源，使气态物质在固体的热表面上发生化学反应并在该表面上淀积，形成稳定的固态 物质的工艺过程三十四、SiO2膜在半导体器件中的主要用途1、SiO2膜用作选择扩散掩膜利用SiO2对磷、硼、砷等杂质较强的掩蔽能力，通过在硅上的二氧化硅层窗 口区向硅中扩散杂质，可形成PN结。2、SiO2膜用作器件表面保护层和钝化层（1）热生长SiO2电阻率在1015 .cm以上，介电强度不低于5106 V/cm,具有良好的绝缘性能，作表面一次钝化；（2）芯片金属布线完成后，用CVD-SiO2作器件的二次钝化，其工艺温度不能 超过布线金属与硅
13、的合金温度。3、作器件中的绝缘介质（隔离、绝缘栅、多层布线绝缘、电容介质等）4、离子注入中用作掩蔽层及缓冲介质层二十四、CVD薄膜分类：半导体集成电路制造中所用的薄膜材料，包括介质膜、半导体 三十五、钝化膜结构 双层结构1、SiO2-PSG结构2、SiO2-Si3N4结构3、电2停2。3 膜、导体膜以及超导膜等，几乎都能用CVD工艺来制备。-介质膜：SiO2、Al2O3、半导体：Si、Ge、 导体：Al、Au、超导体：Nb3Sn、NbN、CVD技术分类：常压CVD APCVD、低压CVD LPCVD、等离子体增强CVD PECVD、光-CVD结构横向刻蚀速率为vl。刻蚀的各(7.1)即各（7.
14、2）图形转移中失真畸变最小三十六、隔离方法：1、反向PN结进行隔离；2、采用氧化物（SiO2）进行隔离。刻蚀转移图形的三种常见情况1、图形转移的保真度要高，设纵向刻蚀速率为vv, 向异性表示为：（1）若vl = 0，A = 0，表明刻蚀仅沿深度方向进行，向异性，如图7.1（a）；若vv =vl，A = 1，表示不同方向刻蚀特性相同向同性；图形转移中失真畸变最大即各图3-8 种较完善的NPN双极型品体管结构通常vvvl，1A0，如图7.1（b）、（c），刻蚀同时在纵向、横向进行各向异性是图形转移中保真程度的反映2、选择比大（即被刻蚀材料与掩蔽材料的刻蚀速率比尽可能大）3、均匀性好大面积硅片上生长
15、的薄膜厚度的不均匀和各个部位刻蚀速率的不均匀将导致 刻蚀图形转移的不均匀性二十六、干法刻蚀按机理划分，有如下几种类型:等离子腐蚀-圆筒型-平行平板电极型干法刻蚀反应离子腐蚀 离子束腐蚀自由基或自由基+活性离子（2 ）反应离子腐蚀方法：（1）等离子腐蚀，反应物腐蚀 反应物活性离子（3离子束腐蚀反应物非活性离子二十七、平行平板型反应器该结构特点：（1）上下电极彼此平行，间距25cm，电场均匀地分布在平行极板之间，电场中的离子垂直硅片表面作定向运动，使腐蚀具有各向异性的特点；（2）等离子腐蚀性能：腐蚀速率，腐蚀均匀性，负载效应二十八、反应离子刻蚀RIE刻蚀装置：特点（1）化学反应与物理反应相结合，产
16、生各向异性腐蚀，刻蚀效果好；（2）RIE的反应气压极低二十九、金属化工艺的作用：金属化系统和金属化工艺的优劣将影响整个电路的电特三十七、寄生MOS管的形成：MOS管可以利用自身的PN结实现电学隔离。但如果在 两个MOS管之间有一金属导线通过，那就会形成一寄生MOS管解决措施：在各MOS管之间设法生长出一比较厚的二氧化硅层，使它们在横向上完全 隔离。这一较厚氧化层的存在，使寄生MOS管的值电压升高了。寄生MOS管的值电 压可以设计成高于电路中的电源电压，由于通常电路中金属导线上的电压不会大于电 源电压，所以此寄生MOS管就永远处于关闭状态，因而起到横向隔离作用三十八、缺陷分类：1、按照危害性分类
17、：致命缺陷，非致命缺陷；缺陷控制的重点是 减少致命缺陷。2、按照缺陷的形态分类：根据其具体形态，可分为很多种类，比如 微尘、残留、短路、晶格缺损、刮伤等等三十九、缺陷的来源：1、原材料：包括硅片（wafer），气体，纯水，化学药品。2、外 在环境：包含洁净室，传送系统与程序。3、操作人员：包含操作人员以及无尘衣， 手套等。4、工艺设备：零件老化与制程反应中所产生的副生成物。四十、缺陷检测原理：在若干个同样的芯片上，采用点对点比较的方式将不同的部分 找出来，通过这种方式将芯片上缺陷点的位置定位出来。四十一、缺陷控制方法：1、定期对设备做清理及保养2、日常用空白片抽检3、抽检 产品概念：外延生长技
18、术：就是在一定条件下，在经过切、磨、抛、等仔细加工的单晶衬底上，生长一层合乎要求的单晶层的方法。热氧化：对硅片进行热氧化以形成二氧化硅薄膜的过程扩散（掺杂）：是将一定数量和一定种类的杂质掺入到硅片或其它晶体中，以改变其电 学性质，并使掺入的杂质数量和分布情况都满足要求性和可靠性。为提高电路速度与集成度，应可能缩短互连线，采用多层金属化系统。三十、金属-半导体接触：肖特基接触，函数SN或小于P型半导体的功函数SP时，两者接触为肖特基接触，即整流接触 （具有单向导电性）；欧姆接触 流过金属-半导体接触区的电流随电压成正比关系，近 似服从欧姆定律。其主要特点是：引线孔处接触电阻上的电压降与硅体内的电
19、压降相 比可忽略形成欧姆接触的措施：（1）半导体高掺杂；（2）适当选取金属电极（如Pt、Ti等），使得与半导体接触的势垒较低。三十一、蒸发工艺流程（蒸铝膜）（a）挂铝丝（99.99%纯度）并放置硅在衬底加热器上，转动活动挡板，使之位于蒸 发源与硅片之间，盖好钟罩；（b）抽真空：开动机械泵，打开低真空阀，待真空度 高于1.3Pa后，转到扩散泵抽高真空；（c）硅片加热：当真空度抽到6.710-3Pa后，开始加温。使衬底温度升到400E，恒温数分钟以除去硅片表面吸附的污物，然后降温；（d）蒸发：衬底温度降至150E且真空度达到6.7 10-3Pa以上，逐步加热蒸发源使 之熔化后附在钨丝上，先使铝中高
20、蒸汽压杂质挥发掉（提高铝的纯度）然后迅速增大 加热电流到一定值，打开挡板，蒸发铝到硅片上。蒸发完毕转回挡板，并停止蒸发源当金属的功函数M大于N型半导体的功离子注入：是另一种对半导体进行掺杂的方法金属化工艺：是根据集成电路的设计要求，将各种晶体管、二极管、电阻、电容等元 器件用金属薄膜线条（互连线）连接起来，形成一个完整的电路与系统，并提供与外 电源相连接的接点光刻：通过制作掩模板，将集成电路结构图转移到晶圆上的工艺刻蚀：把经过曝光、显影后的光刻胶微细图形中下层材料裸露部分去掉，在下层材料 中重现与光刻胶相同的图形的工艺表面钝化：就是通过一些特殊的工艺环节，在半导体表面淀积生长绝缘薄膜，以尽可 能减少外界对半导体表面的影响从而使集成电路性能稳定。缺陷（Defect）是指晶圆上存在的有形污染与不完美
