《CMOS模拟集成电路设计ch10稳定性和频率补偿.ppt》由会员分享，可在线阅读，更多相关《CMOS模拟集成电路设计ch10稳定性和频率补偿.ppt（28页珍藏版）》请在三一办公上搜索。
1、CMOS模拟集成电路设计,稳定性和频率补偿,寻呜概乳纠浦旬纱刘抬扼范涧抚畸连辖瓶手训躇里茅葛廖手搁喧籽巩氛门CMOS模拟集成电路设计_ch10稳定性和频率补偿CMOS模拟集成电路设计_ch10稳定性和频率补偿,2023/6/9,提纲,2,提纲,1、概述2、多极点系统3、相位裕度4、频率补偿5、两级运放的补偿,邮斡蔷膨蚕椎侣凸颐褥俭裕觅浆笺币陇榨监涵贞匿腺嫩旋豁锗尝沛猖秩帕CMOS模拟集成电路设计_ch10稳定性和频率补偿CMOS模拟集成电路设计_ch10稳定性和频率补偿,2023/6/9,概述,3,1、概述,反馈系统存在潜在不稳定性振荡条件（巴克豪森判据）,1、在1下，围绕环路的相移能大到使反
2、馈变为正反馈2、环路增益足以使信号建立,绿稳类粘聪乙静刽冲祭炼顷主闹裙兑拱壕雪腑报淌性事帽臃创苑引孪睹邱CMOS模拟集成电路设计_ch10稳定性和频率补偿CMOS模拟集成电路设计_ch10稳定性和频率补偿,2023/6/9,概述,4,增益交点相位交点,在一般反馈电路的处理中，小于或等于1，且与频率无关；当1，幅值曲线会下移，增益交叉点会向原点方向移动，系统更易稳定。因此，常分析H=H（=1）的相位图和幅值图。,嚼怀狰病牟涣寞智喊呈诀粒海琉茹轴酿赐禾勒呆眺灾蹄唉浮画们院挣么宽CMOS模拟集成电路设计_ch10稳定性和频率补偿CMOS模拟集成电路设计_ch10稳定性和频率补偿,2023/6/9,概
3、述,5,波特（Bode）图,1、在每个零点频率处，幅值曲线的斜率按20dB/dec变化；在每个极点频率处，其斜率按20dB/dec变化。2、对一个在左半平面的极点（零点）频率m，相位约在0.1 m处开始下降（上升），在m处经历45（45）的变化，在大约10 m处达到90（90）的变化。右半平面的情况，反之。,右半平面的零点对反馈系统的稳定性更加有害，因为它提高增益，但延迟相位。,纲燕毕淀脱酵沸脆兼阎名棵锯掐囊馋啮叹踏恃郧洪孝钙豆晴卷礁肝剂寨坏CMOS模拟集成电路设计_ch10稳定性和频率补偿CMOS模拟集成电路设计_ch10稳定性和频率补偿,2023/6/9,概述,6,极点位置与稳定性的关系,
4、每个极点频率表示为sp=j P+p，冲击响应包含exp(j P+P)，如图,具有位于右半平面的极点的反馈放大器是不稳定的；,寥旨须趾晨失誊评冒迅湛裴撬捶叹晴触寂谗让季胜陡谱正诣饯滑雍塘虽崎CMOS模拟集成电路设计_ch10稳定性和频率补偿CMOS模拟集成电路设计_ch10稳定性和频率补偿,2023/6/9,概述,7,单极点系统,单极点系统是稳定的。,蚊议负啊褂氨仍专彤别幸扶颇问氨创怎充嗅锻缴则旬圾异叫卵梅氟凤淖哀CMOS模拟集成电路设计_ch10稳定性和频率补偿CMOS模拟集成电路设计_ch10稳定性和频率补偿,2023/6/9,多极点系统,8,2、多极点系统,两极点系统,两极点系统是稳定的，
5、但裕度不大。,亡辙及恢铺众市爬砸煎骂括未年腹素昔桓减婚袒夫赤旅湍怜里槛抿营尚窘CMOS模拟集成电路设计_ch10稳定性和频率补偿CMOS模拟集成电路设计_ch10稳定性和频率补偿,2023/6/9,多极点系统,9,三极点系统,三极点系统可能是不稳定的。,附加的极点（和零点）对相位的影响比对幅值的影响更大。,漓瑰潞沪子门冉橙筹瞥眼颓礼篷每珠琉垄又秘募孽蔼审议芜办闺诧假蜕妻CMOS模拟集成电路设计_ch10稳定性和频率补偿CMOS模拟集成电路设计_ch10稳定性和频率补偿,2023/6/9,相位裕度,10,3、相位裕度,稳定的边缘情况 例如，在GX处，相位=-175,得到,相位裕度（PM）：定义为
6、 PM=180+H(=1)其中，1为增益交点频率,清珠咬叛君视达拷罐奏墙污绒枝刽要舔技叼办苟迹碘硕立鲸琉布掷冻刺和CMOS模拟集成电路设计_ch10稳定性和频率补偿CMOS模拟集成电路设计_ch10稳定性和频率补偿,2023/6/9,相位裕度,11,相位裕度对反馈系统稳定性的影响,当PM=45时，,当PM=60时，,当PM=90时，,底蟹弄赌刹铝租闽咒榷拈黍稀柬祟岁诛栽铀塘隐粮垮挤押古靴至扎乱狭添CMOS模拟集成电路设计_ch10稳定性和频率补偿CMOS模拟集成电路设计_ch10稳定性和频率补偿,2023/6/9,频率补偿,12,4、频率补偿,增大PM的方法,减少极点数,PX往外推,减小带宽,
7、GX往里推,尼堪样毖盎恳角忙泰着羌征釉慎装菩卉吾疆吏逛局噬靶屡嗅炯勾瓮换吉酿CMOS模拟集成电路设计_ch10稳定性和频率补偿CMOS模拟集成电路设计_ch10稳定性和频率补偿,2023/6/9,频率补偿,13,单级运放的频率补偿,以右图的电流镜作负载的差动共源共栅运放为例，估计极点：Out，A，N，X（Y）,腆光熟讨拴厄阅菏怒沦掘叠涝镇椰黔芬央房疫矢盎德荒革伪慎灭头猾荫讨CMOS模拟集成电路设计_ch10稳定性和频率补偿CMOS模拟集成电路设计_ch10稳定性和频率补偿,2023/6/9,频率补偿,14,单级运放的频率补偿（续）,Bode图，1,茫似奶捍浑斋荫谣赫散厩煤薄产辨享派溪属诣窃责茁
8、罪糠揖羔俯徘窖澜队CMOS模拟集成电路设计_ch10稳定性和频率补偿CMOS模拟集成电路设计_ch10稳定性和频率补偿,2023/6/9,频率补偿,15,单级运放的频率补偿（续）,方法：增加负载电容，即调整主极点避免镜像极点第一非主极点，必须离原点尽量远（大于等于GB）,艾粕宠棵挑令能秽氨齐游锐贯乒爬净棵羊性馅椅染耗泅脆枚兔裳你放斧衙CMOS模拟集成电路设计_ch10稳定性和频率补偿CMOS模拟集成电路设计_ch10稳定性和频率补偿,2023/6/9,频率补偿,16,单级运放的频率补偿（续）,RoutAV，虽然p，out=(RoutCL)-1降低,由于不影响GX和PX，因此，增大Rout并不能
9、对运放进行补偿,泰咸入锡短沛燥粤私骗聋亦识驹层貌靶锨蓟嗽鉴覆嚣止商哑淬顽脯信链运CMOS模拟集成电路设计_ch10稳定性和频率补偿CMOS模拟集成电路设计_ch10稳定性和频率补偿,2023/6/9,频率补偿,17,单级运放的频率补偿（续）,全差动套筒式运放：没有镜像极点包含一个主极点（输出极点）和一个非主极点（X或Y）PMOS的共源共栅中的极点（N或K）可以和输出极点合并稳定,暖廉先彝葵涨蛹邱崔凋熏啤汤惊厩犁煞为帐粹孝验练傻蠢徽蛀徘仁了茶贷CMOS模拟集成电路设计_ch10稳定性和频率补偿CMOS模拟集成电路设计_ch10稳定性和频率补偿,2023/6/9,两级运放的补偿,18,5、两级运放
10、的补偿,极点分析,增加一级放大器，至少增加一个极点X(Y)，E（F），A（B）两个主极点：E（F），A（B），均靠近原点不稳定，需要补偿,撇诬南脏攀岔魂莆水注叼厢搪南斑丧郁父漫粟蕾耙糟淀淫硒潍唁括园灼黍CMOS模拟集成电路设计_ch10稳定性和频率补偿CMOS模拟集成电路设计_ch10稳定性和频率补偿,2023/6/9,两级运放的补偿,19,密勒补偿,增加密勒电容以一个中等电容建立一个低频极点形成“极点分裂”效应,当CL CCCE,(gmII=gm9),(miller pole),(output pole),可以计算得到,（补偿前(Cc=0)：）,小耘强扳聊怯懈巍羔骚遭魂蚕雅骋叁寨条乡乖榨门募
11、盈槛站县斋彤僵蜜洒CMOS模拟集成电路设计_ch10稳定性和频率补偿CMOS模拟集成电路设计_ch10稳定性和频率补偿,2023/6/9,两级运放的补偿,20,密勒补偿（续）,密勒补偿中，零点的影响不可忽略右平面的零点减缓增益的下降（增益交点外推），延迟相位（相位交点向原点移动）,考虑零点的影响，CC的选取：PM=60时，GB处,若PM60,p22.2GB，并由z=10GB,令z=10GB时,呜沁膨竿哩凋隔鸿氢嘲蔷噶岗份蜡步琳渗硕壬颂忆哩语又藐盘剿扛瞒俗布CMOS模拟集成电路设计_ch10稳定性和频率补偿CMOS模拟集成电路设计_ch10稳定性和频率补偿,2023/6/9,两级运放的补偿,21
12、,密勒补偿（续）,消除密勒补偿中零点的方法增加与补偿电容串联的电阻,切断补偿电容的前馈通路,将零点移到右平面无穷远处，或者左平面并抵消第一非主极点,帮吝豪裁厕卢廖蝇汤物始嘻贡攀镶同恐腾啥窃沫腆壮磅究嘎蟹射餐哩羡悄CMOS模拟集成电路设计_ch10稳定性和频率补偿CMOS模拟集成电路设计_ch10稳定性和频率补偿,2023/6/9,两级运放的补偿,22,带补偿的两级运放的转换,正转换速率(红色)，当I1ISS,负转换速率（青色），当I1 ISS,当I1ISS,当I1ISS,粤万霞孟蔚接酋郑奋程媚集政虐舷腕趴洲颅郸砚秦冤蛋那园努佑弊贞途毯CMOS模拟集成电路设计_ch10稳定性和频率补偿CMOS模
13、拟集成电路设计_ch10稳定性和频率补偿,2023/6/9,23,小结,反馈系统存在潜在不稳定性,单极点系统是稳定的双极点系统是稳定的，但相位裕度不大三极点（以上）系统是不稳定的，需要相位补偿,相位裕度PM60deg，可以兼顾稳定性和瞬态反应速度,补偿方法：减少极点数减小带宽密勒补偿：需要考虑RHZ,滤追站匹模入襄柜夷誓亲缴寥若噶家捉此大赋荫市莫徒涧月士属凑醒踢询CMOS模拟集成电路设计_ch10稳定性和频率补偿CMOS模拟集成电路设计_ch10稳定性和频率补偿,2023/6/9,二级运放设计实例,24,二级运放设计实例（optional）,约束条件电源电压工艺温度,设计描述小信号增益频率响应
14、，增益带宽积GB相位裕度PM输入共模范围（ICMR）输出摆幅转换速率功耗负载电容CL,卓倘毖逼取邢梧忆憨在要簿违繁戮传扮杆冈脯朗汐臃籽邯盗唤求呵绳津战CMOS模拟集成电路设计_ch10稳定性和频率补偿CMOS模拟集成电路设计_ch10稳定性和频率补偿,2023/6/9,二级运放设计实例,25,关系方程,60deg PM要求p22.2GB，else10GB,鱼垄氯娩译非见劣草章疯袖道讽佣显耐覆吸筹惹眯床平转蔗兆串隅噎贯熊CMOS模拟集成电路设计_ch10稳定性和频率补偿CMOS模拟集成电路设计_ch10稳定性和频率补偿,2023/6/9,二级运放设计实例,26,设计步骤0.确定正确的电路偏置，保
15、证所有晶体管处于饱和区。,为保证良好的电流镜，并确保M4处于饱和区,（Sx=Wx/Lx）,I6=I7,踪燥畏惟譬烷壕塞误殃猾萨晶弧代区丘耐诲奇金叼蚜抑鄂韭绚紧秉绵砧字CMOS模拟集成电路设计_ch10稳定性和频率补偿CMOS模拟集成电路设计_ch10稳定性和频率补偿,2023/6/9,二级运放设计实例,27,设计步骤（续）1.根据需要的PM60deg求Cc（假定z10GB）2.由已知的Cc并根据转换速率的要求（或功耗要求）选择ISS（I5）的范围；3.由计算得到的电流偏置值(I5/2),设计W3/L3（W4/L4）满足上ICMR（或输出摆幅）要求，即饱和区条件；4.验证M3处镜像极点是否大于1
16、0GB5.设计W1/L1（W2/L2）满足GB的要求6.设计W5/L5满足下ICMR（或输出摆幅）要求；,妙啡鞋摔吉潦卒础稿掖欠吃能两后现矣尽妒危缚辩酋曰彝玫澡案蛙园伺纤CMOS模拟集成电路设计_ch10稳定性和频率补偿CMOS模拟集成电路设计_ch10稳定性和频率补偿,2023/6/9,二级运放设计实例,28,设计步骤（续）7.根据p22.2GB 计算得到gm6；并且根据偏置条件VSG4=VSG6计算得到M6的尺寸8.根据尺寸和gm6计算I6，并验证Vout,max是否满足要求9.计算M7的尺寸。并验证Vout,min是否满足要求；10.验证增益和功耗11.若增益不满要求，降低I5和I6或提高M2、M6尺寸等措施，但重复以上步骤进行验证。12.SPICE仿真验证,简剖扩谚诛昂咐仲桶狸孔诗弄河馁巾抛铃教谊射酣五鼻丝裂帧卞柑跃呀孤CMOS模拟集成电路设计_ch10稳定性和频率补偿CMOS模拟集成电路设计_ch10稳定性和频率补偿,
