《基于 AT89C52 的数字频率合成器设计与实现.doc》由会员分享，可在线阅读，更多相关《基于 AT89C52 的数字频率合成器设计与实现.doc（9页珍藏版）》请在三一办公上搜索。
1、精品论文推荐基于 AT89C52 的数字频率合成器设计与实现刘传铭，戴亚文，肖静娴 武汉理工大学理学院，武汉（430070） Email: alearc摘要 ：本文主要介绍的是一个数字频率合成器，主要以微电脑控制部分和数字频率合成部分、液晶显示部分组成。微电脑控制部分主要以 AT89S52、AT24C02、74LS164 芯片构成。 数字频率合成部分采用了脉冲吞除技术的锁相频率合成器主要以 MC145152 芯片构成。采用12864 液晶显示模块作为显示部分的主要部件。通过单片机编码控制数字频率器输出所要的频率，然后显示在液晶上。 关键字：数字频率合成；AT89C52；MC145152；锁相环
2、中图分类号：TP2731. 引言1.1 设计背景频率合成技术是现代通讯系统的重要组成部分，它是将一个高稳定度和高准确度的基准 频率经过四则运算，产生同样稳定度和准确度的任意频率。频率合成的方法可分为两大类： 直接合成法和间接合成法，其形式有：直接频率合成器、锁相频率合成器和直接数字频率合 成器。目前应用较普遍的是直接数字频率合成（DDS），其优点是分辨率高、成本低、控制 灵活；其主要缺点是输出频率上限不能太高。一种完全的数字方案就是引入 调制技术， 该技术是过取样噪声整型和数字滤波技术的结合，小的频率分辨率的实现依赖于电路的速 度，这在当今的技术条件下已成为可能。调制频率合成器是在小数分频锁相
3、环的基 础上，采用全数字式 调制技术来抑制小数杂散，从而克服了模拟相位内插方法的一些 缺点如：电路复杂、调试困难、价格昂贵等。它是一种新型的、先进的频率合成器。1.2 工作原理给单片机、频率合成器通电后,单片机控制液晶模块的预置,预置完毕后向单片机发出一 应答.接着可设置频率的同时,单片机向液晶块传送控制数据.确认设定频率后,由单片机检查 是否超出允许频率范围;超出提示出错;不超出范围,经单片机计算后,把数据送到频率发生器, 并锁定，同时检测是否保存显示数据;确认保存数据,单片机向 24C02 发出请求,执行存储操 作；最后单片机恢复等待，直到有重新设置请求。2. 数字频率合成器2.1 锁相环
4、基本工作原理一个基本的锁相环路由以下 3 个部件组成：压控振荡器（VCO）、鉴相器（PD）和环 路滤波器（LF）。当锁相环开始工作时，输入参考信号的频率 fi 与压控振荡器的固有振荡频 率 f0 总是不相同的，即 fif0，这一固有频率差f=fi-f0 必然引起它们之间的相位差不断变 化，并不断跨越 2 角。由于鉴相器特性是以相位差 2 为周期的，因此鉴相器输出的误差电 压总是在某一范围内摆动。这个误差电压通过环路滤波器变成控制电压加到压控振荡器上， 使压控振荡器的频率 f0 趋向于参考信号的频率 fi，直到压控振荡器的频率变化到与输入参 考信号的频率相等，并满足一定条件，环路就在这个频率上稳
5、定下来。两个频率之间的相位- 9 -差不随时间变化而是一个恒定的常数，这时环路就进入“锁定”状态。当环路已处于锁定状态时，如果输入参考信号的频率和相位发生变化，通过环路的控制 作用，压控振荡器的频率和相位能不断跟踪输入参考信号频率的变化而变化，使环路重新进 入锁定状态，这种动态过程称为环路的“跟踪”过程。而环路不处于锁定和跟踪状态，这个动 态过程称为“失锁”过程。从上述分析可知，鉴相器有两个主要功能：一个是频率牵引，另一个是相位锁定。2.2 锁相环频率合成器工作原理锁相环路总是有可编程分频器加在压控振荡器 VCO 和鉴相器 PD 之间。在锁相环路中 加入可编程分频器可以起到两个很关键的作用：首
6、先是不改变输入参考频率就可以改变压控 振荡器 VCO 的输出频率，为实际应用提供了方便；其次是提高输出频率的分辨率和降低鉴 相器的参考频率，进一步提高输出频率的精确度和稳定度。但是，在目前的技术条件下，可编程分频器的最高工作频率约 30MHz。而调频广播频 段为 87108MHz，显然，工作频率太高而不能直接使用可编程分频器。在这种情况下，通 常在可编程分频器前端加入一个前置固定分频模数为 M 的 ECL 分频器，ECL 固定分频器的 工作频率可高达几 GHz。当环路锁定时，这种频率合成器的输出频率为 fo=N（Mfi）。式中， M 是固定的，N 是可变的（可编程的），fi 是输入参考信号的频
7、率，频率的间隔为 Mfi。2.3 脉冲吞除技术 一般程序分频器工作时，首先是个位，然后依次十、百、千位计数。 它有两个特点。第一，个位接受高速脉冲，因此承受压力最大。第二，必须对每一位分频器都进行预置，因此预置操作必须在高速电路（个位分频电路）中进行。为保证正确分频，输入脉冲重复周期至少要大于组件预置操作时间。这就限制了分频速度进一步提高。 针对这一特点发展了脉冲吞除技术。其工作原理如图 1 所示。M / (M+1)辅助计数 输入器 NsR主计数器输出Np图 1 脉冲吞除原理图吞脉冲可逆分频器主要包括：双模前置分频器、辅助计数（吞脉冲计数器）、主计数器 和控制逻辑电路，双模前置分频器只有两种分
8、频比 M 和（M+1），称为M/（M+1）工作模 式，采用哪种分频比 则由外部指令控制信号来决定，例如，可以 设指令逻辑为“0”时是M， 指令逻辑为“1”时是（M+1）（当然也可采用完全相反的逻辑控制）。设每次分频循环开始时，起始控制指令为“1”，前置分频器按（M+1）分频；即每输入（M+1）个脉冲，主计数器和辅助计数器都计一个数，当辅助计数器计满 N5 个脉冲后，控 制指令变为“0”，这个“0”指令使辅助计数器停止计数，同时使前置分频器变成+M 分频，这 时每输入 M 个脉冲，主计数器计一个数，直到计满 Np 个脉冲，住计数器才完成了一个分 频循环的计算任务，在输出一个脉冲的同时，要使控制指
9、令变为“1”。并且对辅助计数器和主计数器预置为 Ns 和 Np。可以看出总的分频比为：N=（M+1）Ns+M（Np-Ns）=NpM+Ns从上式可以看出 Np 必须比小于 Ns，辅助计数器和主计数器可采用十进制计数器或二 进制计数器，下面以十进制为例，用一个具体数字来说明吞脉冲程序分频器工作过程。设前置分频器 M=10、（M+1）=11，需要分频的数 N=1584。（1）辅助计数器预制数 Ns=4，主计数器预置数 Np=158，预置完毕。（2）起始控制指令为“1”，前置分频按11 分频，即每输入 11 个脉冲前置分频器输出 一个脉冲 。这样就比除 10 分频多一个脉冲 （或称为吞除一个脉冲）当辅
10、助计数器漫个脉 冲后，控制指令变为“0”辅助计数器停止计数，同时前置分频器转为10 分频。此时，前置 分频器 4 次按11 分频，总共可计 44 输入脉冲，而 44=40+4。这相当于在常规计数中，个 位分频先计“4”这个尾数，然后固定10 四次。值得指出的是，前置分频器输出的 4 个脉冲 同时送入主计数器进行计数。(3)控制指令为“0”，前置分频器以10 分频工作，当主计数器再计 Np-Ns=158-4 个脉 冲后就被计满而输出一个脉冲。这个输出脉冲通过控制指令变为“1”，同时将辅助计数器预 置到 4、主计数器预置到 158，为下一个分频循环作好了准备工作。可以看出，在一个分频 循环中，进入
11、主计数器的总脉冲数为：N=411+(158-4)10=1584恰好符合要求。对上述分频器，Nsmax =9，因必须满足 NpNsmax ,所以 Npmin = Nsmax=9,总的最小分频比为：Nmin=Npmin10+Nsmin=910+0=90 也就是说，吞脉冲可变分频器不能从 1 开始分频，它受最小分频比限制。 从整体工作原理可知，辅助计数器每 M 或(M+1)个输入脉冲才工作一次，预置的间隔有M+1 个输入脉冲时间间隙，因此预置的动作快慢对分频器的工作速度不起主要作用，整个 分频器的速度主要取决于前置分频器的速度。对前置分频器要求计数速度要快，从 M+1 转 换到 M 的速度要快。现已
12、制成的 ECL 前置分频器工作速度。可高于 600MHz，它可灵活组 成10/11、20/21、40/41、64/ 65、128 /129 等分频电路1。2.4 采用脉冲技术的数字频率合成器对于工作于 UHF 频段的移动通信电台，其频率合成大多采用脉冲吞除技术。下面将介 绍一种工作频率 406-470MHz 的频率合成器。其核心电路是 MC145152 和 upb571c 二个集成 电路。下面，先对这二个集成电路加以介绍。2.4.1 大规模集成电路 MC145152MC145152 是 MOTOROLA 公司生产的大规模集成电路，它是一块采用半行码输入方式 置定、由 14 根并行输入数据编程的
13、双模 CMOSLSI 锁相环频率合成器，其内部组成框图 如图 2 所示。该芯片内含参考频率振荡器、可供用户选择的参考分频器(128ROM 参考译码 器和 12bitR 计数器)、双端输出的鉴相器、控制逻辑、10 位可编程的 10bitN 计数器、6 位 可编程的 6bitA 计数器和锁定检测等部分。其中，10bitN 计数器、6bitA 计数器、模拟控 制逻辑和外接双模前置分频器组成吞脉冲程序分频器，吞脉冲程序分频器的总分频比为：D=VNA。OSC OSCF128ROM 参考译码12 位R 计数器 控制逻辑锁定指示鉴相器VD VSS6 位A 计数器10 位N 计数器图 2 MC145152 内
14、部组成框图MC145152 各引出端的作用如下：OSCout 、OSCin （26、27 端）：参考振荡器的输入端和输出端。可在 26、27 端外接石 英晶振体，利用内部电路产生震荡信号；也可以利用外部振荡器产生的信号从 27 脚输入（见图 3）。RA0、RA1、RA2（4、5、6 端）：参考分频地址码输入端（见图 3）。128ROM 参考（基 准）译码器通过地址码的控制对 12 位R 分频器进行编程，使得 R 分频比有 8 种选择。地 址码与分频的关系如表 1：表 1 参考分频器地址码与分频比的关系RA200001111RA100110011RA001010101分频比 R864128256
15、512102411602048fin(1 端)：N 和A 计数器输入端，用双模前置分频器输出脉冲的正弦触发。通常采用 交流耦合，当输出脉冲幅度达到 CMOS 逻辑电平时，也可以采用直流耦合。1 端最高输入。频率与温度及电源电压 VDD 有关，当 t=+25C, VDD=+5v 时，fin max =15MHz。N0-N9（11-20 端）：N 计数器（图 1 中的主计数器）预置端（见图 3）。N 的可预置值为3-1023。其编码采用 8421 二进制码。A0-A5（23、24、25、26、27 和 10 端）：A 计数器（图 1 中的辅助计数器）预置端， AK 可预置值为 0-63（见图 3）
16、。它也是采用二进制编码。A 和 N 预置端全部内接上拉电阻， 确保开路时处于逻辑“1”状态。MOV（9 端）：变模控制。由变模逻辑控制电路产生控制信号，改变双模前置分频器的 分频比。 R、 V（7、8 端）：鉴相器的双端输出，它可完成鉴频、鉴相功能。如果 fv 频率高 于 fR, r 输出负脉冲、 R 保持高电平：反之 V 输出高电平、 R 输出负脉冲,只有 fv 与 fR 同频同相时, r 和 R 输出除有极窄的同相负脉冲外,二者都保持高电平, fv 与 fR 同频。 外部连接如图 3 所示。图 3 MC145152 连接原理图2.4.2 VCO 压控振荡器本振荡器采用分立试元件，普通的高频
17、三极管 9018、陶瓷小电容、高精度 5 色环电 阻和变容二极管，0.5mm 的漆包线绕 2 圈、振荡频率范围为 70128MHz。如图 4 所示。图 4 VCO 压控振荡器2.4.3 单片机编码控制器该系统采用的单片机芯片是标准 40 线双列直插式封装，内存储量为 8K 的 AT89C52 集 成电路芯片，作为控制的核心部分。作为辅助电路的主要部件有 AT24C02 存储芯片、扩展I/O 口的 74LS164、P0 口的上拉电阻为 10K、6MHz 的外部晶体振荡器2。2.5 控制电路主控电路由 AT89C52 心片具有 8KB 的 FREROM 可檫除程序存贮单元,一个双工的串 口,4 个
18、 8 位并行 I/O 口(P0,P1,P2,P3)。由于系统设计需要 2 个并行引脚控制 AT24C02 存储器，16 个并行引脚控制频率发生器，11 个并行引脚控制液晶显示，8 个并行引脚控制键盘，2 个并行引脚控制 74LS164 存储器，这样单片机 4 个并行 I/O 口的 32 个引脚不能满足设计的 要求。因此采用 74LS164 扩展接口，这样频率发生器的 16 个并行引脚只用单片机的两个引 脚便可控制，大大减少了使用单片机引脚的个数，剩余引脚可作为系统以后进一步升级/开 发使用3- 4。如图 5.3. 总调试图 5 主控制芯片 AT89C52 外围电路原理图由于本频率合成器精度要求
19、极高，所以在调试方面就抓住以下几点。首先，在 VCO 压控振荡器方面，通过频率计测出所需要的压控振荡器的输出振荡频率 范围70-128MHz，在确保频率范围的前提下，用数字万用表测试出所需要的输出振荡幅 度。其次，把 VCO 压控振荡器加到频率合成器上，要达到通过 MC145152 来把频率锁定。 通过的运算，给 MC145152 编码输出所需要的频率并且把频率锁定，在确保编码输出需要振荡频率的前提下，保证编码输出频率范围86108MHz。通过运算和示波器、频率计、数字万用表来调试，达到编码输出锁定频率。 最后，把频率合成器与控制器结合起来，进行软硬调式。这一步是最最重要的，也是最后的一步。通
20、过计算机为单片机编程，要实现液晶显示频率、断电保存、自动查错和输出编 码。所编的码要控制频率合成器输出频率，且输出的频率要显示在液晶显示器上，可以设置 保存频率，当频率超出我们规定的频率时显示出错功能。4. 结束语经过单片机控制软件、硬件的调试工作，所有性能均达到了设计指标的要求，并能准确 地用单片机控制，且频率准确度相当高。能在调频要求较高的设备中应用，本系统特别适合 在调频广播发射与接收中应用，具有比较广阔的发展前景。参考文献1 胡宴如. 高频电子线路. 高等教育出版社2 白驹珩，雷晓平. 单片计算机及其应用 电子科技大学出版社3 公茂法等. 单片机人机接口实例集. 北京航空航天大学出版社
21、4 无线电网站. Design & Implementation of DDS Based on AT89C52Liu Chuanming, Dai Yawen, Xiao JingxianWuhan University of Technology, Wuhan (430070)AbstractThis article introduces a digital synthesizer system, which consist of microcontroller, direct digitalsynthesizer part and the liquid crystal display p
22、art. Microcontroller includes the AT89S52, AT24C02,74LS164 chips. The main part of DDS is a the MC125152 ，which is component of Phase-lockedfrequency synthesizer using the pulse-swallow-divide technique. The system uses the 128*64 liquid crystal display module as part of the main display components，
23、The frequency is output throughsingle-chip encoding digital frequency, and be shown by the LCD. Keywords: DDS; AT89C52; MC145152; PLL部分程序CHU:MOVR6,#10H；除数由频率器接口电路定MOVR7,#08H；移位次数CHU_0:CLRCMOV A,LCD0_L RLCAMOVLCD0_L,AMOV A,LCD0_H RLCAMOV SAVE0,C CLRCSUBB A,R6JBSAVE0,NENG JNC NENGADDA,R6AJMP CHU_1NENG
24、: INCLCD0_L CHU_1:MOVLCD0_H,ADJNZ R7,CHU_0LCALL DEL RET2）液晶块驱动显示子程序LOOP：LCALL ENABLE；检查液晶块是否忙CLRRS CLRRW SETBEMOVP2,#01H;清屏CLRELCALL ENABLE CLRRSCLRRW SETBEMOVP2,#38H;功能设计CLR E LCALL ENABLE CLRRSCLRRW SETB EMOVP2,#0FH;光标，显示移位CLRELCALL ENABLE CLRRSCLRRW SETB EMOV P2,#06H CLRELCALL ENABLE CLRRSCLRRW S
25、ETB EMOVP2,#0C8H；显示地址CLRE RET；选择3）选择提取/保存存储单元子程序TAKE0：单元组 0LCALL READKEYBOARD MOVP1,#7FH LCALL DEL1MSJBP1.3,TAKE0_ADDRESS LCALL DEL1MSJNBP1.3,TAKE1TAKE0_ADDRESS: LCALL WAIT0LJMPTAKE0TAKE1：；选择单元组 1LCALL READKEYBOARD MOVP1,#7FH LCALL DEL1MSJBP1.3,TAKE1_ADDRESS LCALL DEL1MSJNBP1.3,TAKE2TAKE1_ADDRESS:LCALL WAIT0LJMPTAKE0.；多组存储单元.TAKE3_ADDRESS: LCALL WAIT0LJMPTAKE0TAKE_NEXT4:LJMPTAKE_00;页面返回
