《广工quartus 24进制计数器.docx》由会员分享，可在线阅读，更多相关《广工quartus 24进制计数器.docx（5页珍藏版）》请在三一办公上搜索。
1、数电实验报告实验名称可编程逻辑器件制作任意进制计数器学院自动化学院年级班别学号学生姓名指导教师用可编程逻辑器件设计计数器任意进制计数器一、实验目标1）掌握中规模集成计数器的逻辑功能，以及用中规模集成技术器构成任意进制计数器 的方法2）熟悉译码器和数据显示器的使用方法3）了解数字可编程器件实现的集成计数、译码电路功能二、实验方案+步骤用中规模集成计数器（74LS160）设计一个二十四进制计数器，并与译码、显示电路连 接起来。设计总框架：设计总原理图如下:分步分析： 分频器模块:本实验采用DEII板进行验证，DEII板上有两个内置的频率源，它们的振荡频率分别是 50MHz与27MHz。但是这样的频
2、率对于我们时序电路的应用而言，显然太高了。为此我们 在内置频率源后应加一个分频器(74LS292),以得到我们需要的比较适中的频率(比如1 2Hz)DE2上有内置的50MHz时钟CLOCK_50EDCBA = (11001 )2= (25)101.6 Hz, CLK1 50 MHz f =Q 225225 计数器模块本实验采用两片10进制计数器74LS160芯片来进行24进制计数器的设计。 显示模块由实验板的数码管是共阳性，所以采用7446译码器来驱动。三、时序仿真计数器模块24个脉冲输出一个进位脉冲，即代表24进制。显示模块四、实验验证实验板上的两个数码管循环显示数字从0-23，即实现24进制电路的设计。五、实验心得本实验主要需要先想好要用什么芯片来设计24进制电路，记忆最后需要用什么译码器 来显示结果。24进制的电路设计原理可以推广到其他任意进制的设计。
