《QuartusII应用初步.ppt》由会员分享，可在线阅读，更多相关《QuartusII应用初步.ppt（78页珍藏版）》请在三一办公上搜索。
1、第5章 Quartus II应用初步,5.1 基本设计流程,5.1.1 建立工作库文件夹和编辑设计文件,5.1 基本设计流程,5.1.2 创建工程,打开并建立新工程管理窗口。,5.1 基本设计流程,5.1.2 创建工程,将设计文件加入工程中。,5.1 基本设计流程,选择目标芯片。,5.1 基本设计流程,5.1.2 创建工程,工具设置。,结束设置。,5.1 基本设计流程,5.1.3 编译前设置,选择FPGA目标芯片。,选择配置器件的工作方式。,5.1.3 编译前设置,5.1 基本设计流程,5.1.3 编译前设置,选择配置器件和编程方式。,选择目标器件引脚端口状态。,选择确认Veriolg语言版本
2、。,5.1 基本设计流程,5.1.4 全程编译,5.1 基本设计流程,5.1.5 时序仿真,打开波形编辑器。,5.1 基本设计流程,5.1.5 时序仿真,设置仿真时间区域。,波形文件存盘。,5.1 基本设计流程,5.1.5 时序仿真,将工程CNT10的端口信号节点选入波形编辑器中。,5.1 基本设计流程,5.1.5 时序仿真,将工程CNT10的端口信号节点选入波形编辑器中。,5.1 基本设计流程,5.1.5 时序仿真,编辑输入波形(输入激励信号)。,5.1 基本设计流程,5.1.5 时序仿真,总线数据格式设置和参数设置。,5.1 基本设计流程,5.1.5 时序仿真,总线数据格式设置和参数设置。
3、,5.1 基本设计流程,5.1.5 时序仿真,总线数据格式设置和参数设置。,5.1 基本设计流程,5.1.5 时序仿真,仿真器参数设置。,5.1 基本设计流程,5.1.5 时序仿真,启动仿真器。,观察仿真结果。,5.1 基本设计流程,5.1.6 应用RTL电路图观察器,5.2 引脚设置与硬件验证,5.2.1 引脚锁定,5.2 引脚设置与硬件验证,5.2.1 引脚锁定,5.2 引脚设置与硬件验证,5.2.1 引脚锁定,5.2 引脚设置与硬件验证,5.2.1 引脚锁定,5.2 引脚设置与硬件验证,5.2.1 引脚锁定,5.2 引脚设置与硬件验证,5.2.2 编译文件下载,（1）打开编程窗和配置文件
4、。,5.2 引脚设置与硬件验证,5.2.2 编译文件下载,（2）设置编程器。,5.2 引脚设置与硬件验证,5.2.2 编译文件下载,（3）硬件测试。,5.2.3 AS模式编程,5.2 引脚设置与硬件验证,5.2.4 JTAG间接模式编程配置器件,1.将SOF文件转化为JTAG间接配置文件。,5.2 引脚设置与硬件验证,5.2.4 JTAG间接模式编程配置器件,1.将SOF文件转化为JTAG间接配置文件。,5.2 引脚设置与硬件验证,5.2.4 JTAG间接模式编程配置器件,1.将SOF文件转化为JTAG间接配置文件。,5.2 引脚设置与硬件验证,5.2.4 JTAG间接模式编程配置器件,2.下
5、载JTAG间接配置文件。,5.2.5 USB-Blaster编程配置器件使用方法,5.2 引脚设置与硬件验证,5.2.6 其他的锁定引脚方法,5.2 引脚设置与硬件验证,5.2.6 其他的锁定引脚方法,5.2 引脚设置与硬件验证,5.2.6 其他的锁定引脚方法,5.3 嵌入式逻辑分析仪使用方法,1打开SignalTapII编辑窗口,5.3 嵌入式逻辑分析仪使用方法,2调入待测信号,5.3 嵌入式逻辑分析仪使用方法,3SignalTap II参数设置,5.3 嵌入式逻辑分析仪使用方法,4文件存盘,5.3 嵌入式逻辑分析仪使用方法,5编译下载,5.3 嵌入式逻辑分析仪使用方法,6启动SignalT
6、apII进行采样与分析,5.3 嵌入式逻辑分析仪使用方法,6启动SignalTapII进行采样与分析,7SignalTap II的其他设置和控制方法,5.4 编辑SignalTap II的触发信号,5.4 编辑SignalTap II的触发信号,5.4 编辑SignalTap II的触发信号,5.5 原理图输入设计方法,5.5.1 层次化设计流程,1.为本项工程设计建立文件夹,2.建立原理图文件工程和仿真,5.5 原理图输入设计方法,5.5.1 层次化设计流程,2.建立原理图文件工程和仿真,5.5 原理图输入设计方法,5.5.1 层次化设计流程,3.将设计项目设置成可调用的元件,5.5 原理图
7、输入设计方法,5.5.1 层次化设计流程,4.设计全加器顶层文件,5.5 原理图输入设计方法,5.5.1 层次化设计流程,4.设计全加器顶层文件,5.5 原理图输入设计方法,5.5.1 层次化设计流程,4.设计全加器顶层文件,5.5 原理图输入设计方法,5.5.1 层次化设计流程,5.将设计项目进行时序仿真,5.5 原理图输入设计方法,5.5.2 应用宏模块的多层次原理图设计,1.计数器设计,5.5 原理图输入设计方法,5.5.2 应用宏模块的多层次原理图设计,1.计数器设计,5.5 原理图输入设计方法,2.频率计主结构电路设计,5.5 原理图输入设计方法,5.5.2 应用宏模块的多层次原理图
8、设计,2.频率计主结构电路设计,3.时序控制电路设计,4.顶层电路设计,5.5 原理图输入设计方法,5.5.2 应用宏模块的多层次原理图设计,4.顶层电路设计,5.5 原理图输入设计方法,5.5.3 74系列宏模块逻辑功能真值表查询,习 题,5-1 归纳利用Quartus II进行Verilog文本输入设计的流程：从文件输入一直到SignalTapII测试。5-2 由图5-35和图5-36，详细说明工程CNT10的硬件工作情况。5-3 如何为设计中的SignalTap II加入独立采样时钟？试给出完整的程序和对它的实测结果。5-4 参考QuartusII的Help，详细说明Assignment
9、s菜单中Settings对话框的功能。(1)说明其中的Timing Requirements&Qptions的功能、使用方法和检测途径。(2)说明其中的Compilation Process的功能和使用方法。(3)说明Analysis&Synthesis Setting的功能和使用方法，以及其中的Synthesis Netlist Optimization的功能和使用方法。(4)说明Fitter Settings中的Design Assistant和Simulator功能，举例说明它们的使用方法。,习 题,5-5 概述Assignments菜单中Assignment Editor的功能，举例说
10、明。5-6 用74148和与非门实现8421BCD优先编码器，用三片74139组成一个5-24译码器。5-7 用74283加法器和逻辑门设计实现一位8421BCD码加法器电路，输入输出均是BCD码，CI为低位的进位信号，CO为高位的进位信号，输入为两个1位十进制数A，输出用S表示。5-8 用原理图输入方式设计一个7人表决电路，参加表决者7人，同意为1，不同意为0，同意者过半则表决通过，绿指示灯亮；表决不通过则红指示灯亮。5-9 基于原理图输入方式，用D触发器构成按循环码(000-001-011-111-101-100-000)规律工作的六进制同步计数器。5-10 基于原理图输入方式，应用4位全
11、加器和74374构成4位二进制加法计数器。如果使用74299、74373、D触发器和非门来完成上述功能，应该有怎样的电路？,习 题,5-11 用一片74163和两片74138构成一个具有12路脉冲输出的数据分配器。要求在原理图上标明第1路到第12路输出的位置。若改用一片74195代替以上的74163，试完成同样的设计。5-12 用同步时序电路对串行二进制输入进行奇偶校验，每检测5位输入，输出一个结果。当5位输入中1的数目为奇数时，在最后一位的时刻输出1。5-13 用7490设计模为872的计数器，且输出的个位、十位、百位都应符合8421码权重。,实验与设计,5-1 设计含异步清零和同步加载与时
12、钟使能的计数器(1)实验目的：熟悉Quartus II的Verilog文本设计流程全过程，学习计数器的设计、仿真和硬件测试。掌握原理图与文本混合设计方法。(2)实验原理：参考节。实验程序为例4-21，设计流程参考本章。(3)实验内容1：根据5.1节在Quartus II上对例4-21进行编辑、编译、综合、适配、仿真。说明例中各语句的作用。给出其所有信号的时序仿真波形，根据波形详细描述此设计的功能特点，包括RST、EN、LOAD、DATA，CLK等信号等异步和同步特性。查阅编译后的计数器的时序特点，从时序仿真图和编译报告中了解计数时钟输入至计数数据输出的延时情况，包括设定不同优化约束后的改善情况
13、；以及当选择不同FPGA目标器件后的延时差距及毛刺情况，给出分析报告。,实验与设计,(4)实验内容2：用不同方式锁定锁定以及硬件下载测试。引脚锁定后进行编译、下载和硬件测试实验。将实验过程和实验结果写进实验报告。硬件实验中，注意测试所有控制信号和显示信号，包括RST、EN、LOAD、DATA等的同步、异步特性，进位信号等。时钟CLK换不同输入：手动有抖动或无抖动键输入，1Hz或4Hz时钟脉冲输入，这需要辅助实验板才能获得。辅助实验板的具体用法参考附录1.2。第8章将介绍如何硬件去抖动。(5)实验内容3：使用SignalTap II对此计数器进行实时测试，流程与要求参考本章，给出报告。(6)实验
14、内容4：从设计中去除SignalTap II，要求全程编译后，将生成的SOF文件转变成用于配置器件EPCS16/EPCS4的压缩的间接配置文件*.jic，并使用USB-Blaster对实验板上的EPCS16/4进行编程，最后进行验证。编程和全程编译前，按图5.7所示，设定所有控制和参数。(7)实验内容5：为此项设计加入一个可用于SignalTap II采样的独立的时钟输入端CLK0。计数时钟可以低一点，而采样时钟可高一些，如选择clock0=2MHz，而计数时钟CLK可分别选择256Hz、16384Hz、6MHz，并进行实时测试（对于5E+系统，这些时钟要来自图F1-2的实验板）。,实验与设计
15、,(8)实验内容6：建立一个原理图工程，将例4-21文件变成图5-57所示的CNT10元件。然后按照此图的连接方式完成设计。对此电路进行仿真，并说明此电路的功能特点。如何利用此电路设计一个不同模的计数器，或可预置的分频器?最后在开发板上硬件实现，验证分频情况。,实验与设计,(9)实验报告：将实验原理、设计过程、编译仿真波形和分析结果、硬件测试结果写进实验报告。对于5E+系统的演示，下载/KX_7C5EE+/EXPERIMENTs/EXP3_CNT10B/CNT10即可。此示例定义：（1）4位计数器显示数码是LEDA；（2）进位显示是发光管D1；（3）时钟CLK控制：键K8（注意这8个键都未消抖
16、动，按键后可能出现多个计数，消抖动技术于第8章介绍）；（4）使能控制EN：键K7（按住此键，即禁止计数，此键也被定义为逻辑分析仪采样触发键）；（5）数据加载控制LOAD：键K6（待加载的4位数据由上方的拨码开关设定。由于是同步加载，操作时先按住键K6，再按一下时钟键K8，即加载，从数码管可以看到）；（6）清0控制RST：键K5。演示示例说明：本书对多数实验都给出了经硬件验证调试好的演示示例，目的就是为学习者能顺利完成实验验证或设计，有的示例的目的是希望能启发或引导读者完成更有创意的设计，其中一些示例尽管看上去颇有创意，但都不能说是最佳或最终结果。此外还有少数示例未给源代码，是考虑到非本书作者以
17、外的设计者的著作权，但这些示例仍能给读者在设计的可行性、创意、启迪和创新方面以宝贵的启示。示例分两部分，在文件夹/KX_7C5EE+/EXPERIMENTs/中的示例包含完整的源代码，并公开全部设计；而在文件夹/KX_7C5EE+/DEMOs/中的设计，仅供演示，未提供源代码。所有的示例演示操作都有详细说明，可分别参考对应文件夹中的PDF文件。,实验与设计,5-2 4选1多路选择器设计实验(1)实验目的：进一步熟悉Quartus II的Verilog文本设计流程，组合电路的设计仿真和硬件测试。(2)实验内容1：根据5.1节的流程，利用Quartus II完成4选1多路选择器（例4-1）的文本编
18、辑输入(MUX41a.v)和仿真测试等步骤，给出图4-2所示的仿真波形。(3)实验内容2：在实验系统上硬件测试，验证此设计的功能。对于引脚锁定以及硬件下载测试。建议选实验电路模式5（附录图F2-4），用键1(PIO0)控制s0；用键2(PIO1)控制s1；A、B、C和D分别接来自不同的时钟或键；输出信号接蜂鸣器（5E+板的引脚标于板上，是11）。最后进行编译、下载和硬件测试实验（通过选择键1、键2，控制s0、s1，可使蜂鸣器输出不同音调）。(4)实验内容3：对Verilog不同描述方式的4选1多路选择器进行硬件实验，比较它们的特性。(5)实验报告：根据以上的实验内容写出实验报告，包括程序设计、
19、软件编译、仿真分析、硬件测试和详细实验过程；给出程序分析报告、仿真波形图及其分析报告。对于5E+系统的演示，下载/KX_7C5EE+/EXPERIMENTs/EXP0_MUX41/MUX41B。分别按下或放开键K1，K2，蜂鸣器将发出4种不同声音。,实验与设计,5-3 用原理图输入法设计8位全加器(1)实验目的：熟悉利用Quartus II的原理图输入方法设计简单组合电路，掌握层次化设计的方法，并通过一个8位全加器的设计把握利用EDA软件进行原理图输入方式设计的详细流程。(2)实验原理：一个8位全加器可以由8个节介绍的1位全加器构成，加法器间的进位可以串行方式实现，即将低位加法器的进位输出co
20、ut与相邻的高位加法器的最低进位输入信号cin相接。(3)实验内容1：按照节完成半加器和1位全加器的设计，包括原理图输入、编译、综合、适配、仿真、实验板上的硬件测试，并将此全加器电路设置成一个硬件符号入库。键1、键2、键3(PIO0/1/2)分别接ain、bin、cin；发光管D2、D1(PIO9/8)分别接sum和cout。对于5E+系统，可用拨码开关作为输入信号发生器，输出用发光管显示。(4)实验内容2，建立一个更高层次的原理图设计，利用以上获得的1位全加器构成8位全加器，并完成编译、综合、适配、仿真和硬件测试。建议选择电路模式1（附录图F2-2）；键2、键1输入8位加数；键4、键3输入8
21、位被加数；数码6和数码5显示加和；D8显示进位cout。对于5E+系统，须利用图F1-2的辅助实验板上的8位输出信号加主板上的两个拨码开关作加法输入数据。(5)实验报告：详细叙述8位加法器的设计流程；给出各层次的原理图及其对应的仿真波形图；给出加法器的时序分析情况，分析此加法器的工作速度；最后给出硬件测试流程和结果。,实验与设计,5-4 十六进制7段数码显示译码器设计(1)实验目的：学习7段数码显示译码器的Verilog设计和硬件验证。(2)实验原理：7段数码是纯组合电路。通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是二进制的，所以
22、输出表达都是十六进制的。为了满足十六进制数的译码显示，最方便的方法就是利用Verilog译码程序在FPGA/CPLD中来实现。所以首先要设计一段程序。该程序可按照例4-1的case语句表述方法，根据表5-3的真值表写出程序。设输入的4位码为A3:0，输出控制7段共阴数码管（图5-59）的7位数据为LED7S6:0。输出信号LED7S的7位分别接图5-59的共阴数码管的7个段，高位在左，低位在右。例如当LED7S输出为“1101101”时，数码管的7个段g、f、e、d、c、b、a分别接1、1、0、1、1、0、1；接有高电平的段发亮，于是数码管显示“5”。这里没有考虑表示小数点的发光管，如果要考虑
23、，需要增加段h，然后将LED7S改为8位输出。,实验与设计,(3)实验内容1：将设计好的Verilog译码器程序在Quartus II上进行编辑、编译、综合、适配、仿真，给出其所有信号的时序仿真波形。提示：设仿真激励信号时用输入总线的方式给出输入信号仿真数据，仿真波形图如图5-58所示。,(4)实验内容2：引脚锁定及硬件测试。若用附录1.4的PK4系统实现，建议选择实验电路模式6(参考图F2-5)，用数码8显示译码输出(PIO46-PIO40)，键8、键7、键6和键5四位控制输入，硬件验证其工作性能。若是5E+系统，输入码A3:0可锁定于上方的4位拨码开关（Pin88、89、90、91），输出
24、信号LED7S6:0锁定于数码管LEDC，对应的引脚示于左下角（a、b、c、d、e、f、g、p分别对应Pin58、55、54、53、52、51、50、49。p对应小数点）。,实验与设计,(5)实验内容3：用第4章介绍的例化语句，按图5-60的方式连接成顶层设计电路(用Verilog表述)，图中的CNT4B是一个4位二进制加法计数器，即例4-20。模块DECL7S即为以上的7段译码设计文件。重复以上实验过程。注意图5-60中的tmp是4位总线，led是7位总线。,5E+系统上的3个数码管都是共阴数码管，其中两个（LEDA和LEDB）已配有7段16进制译码模块，所以直接输入4位二进制数即可显示数据
25、。LEDC没有译码模块。,实验与设计,（6）实验报告：根据以上的实验内容写出实验报告，包括程序设计、软件编译、仿真分析、硬件测试和实验过程；设计程序、程序分析报告、仿真波形图及其分析报告。对于5E+系统的演示，下载/KX_7C5EE+/EXPERIMENTs/EXP2_7S_DECODER/即可。此例定义：4位输入由上方的4位拨码开关控制，显示数码管是LEDC（注意此数码管是未译码的，与LEDA和LEDB不同）。另外，下方的拨码开关空闲时，都必须拨向左侧H，因为它们与键复用）,实验与设计,5-5 原理图输入法设计8位十进制显示的频率计(1)实验目的：熟悉原理图输入法中74系列等宏功能元件的使用
26、方法，掌握更复杂的原理图层次化设计技术和数字系统设计方法。完成8位十进制频率计的设计。此设计将会用到实验9-2。(2)原理说明：利用5.5节介绍的2位计数器模块，连接它们的计数进位，用四个计数模块就能完成一个8位有时钟使能的计数器；对于测频控制器的控制信号，在仿真过程中应该注意它们可能的毛刺现象。最后按照设计流程和方法即可完成全部设计。(3)实验内容1：首先根据5.5节完成2位频率计的设计，包括各模块和顶层系统的仿真测试，然后进行硬件测试，建议选择电路模式6（附录图F2-5）；数码2和1显示输出频率值，待测频率F_IN接clock0；测频控制时钟CLK接clock2，若选择clock2=8Hz
27、（如果实验系统无此时钟频率，可从其他频率用D触发器分频得到），门控信号CNT_EN的脉宽恰好为1s。对于5E+系统，两位十进制输出显示可直接利用主板上的两个数码管显示。但被测频率和频率计控制时钟都必须来自图F1-2的辅助实验板A。,实验与设计,(4)实验内容2：设计一个全新的电路，能取代图5-53电路的功能，仿真并硬件测试。(5)实验内容3：然后建立一个新的原理图设计层次，在此基础上将其扩展为8位频率计，仿真测试该频率计待测信号的最高频率，并与硬件实测的结果进行比较。对于5E+系统，可利用主板的2个数码管加图F1-2图的板上的6个数码管来显示。(6)实验报告：给出各层次的原理图、工作原理、仿真
28、波形，详述硬件实验过程和实验结果。对于5E+系统的演示，需要利用附图图F1-2的辅助开发A板的数码显示和标准频率。用3根10芯线分别连接主板的FJ9、FJ2、FJ3口到A板对应的3个10芯口。待测频率信号也来自该板右侧的数个标准频率。演示示例：/KX_7C5EE+/EXPERIMENTs/EXP10_FTEST_6LED/CNT6B。待测频率信号进入左侧的“Pin25”口。如果希望显示8位，则需要将主板的两位数码管也加入进来。,实验与设计,5-6 数码扫描显示电路设计（1）实验目的：学习硬件扫描显示电路的设计。（2）实验原理：图5-61所示的是8位数码扫描显示电路，其中每个数码管的8个段h、g
29、、f、e、d、c、b、a（h是小数点）都分别连在一起，8个数码管分别由8个选通信号k1k8来选择。被选通的数码管显示数据，其余关闭。如在某一时刻，k3为高电平，其余选通信号为低电平，这时仅k3对应的数码管显示来自段信号端的数据，而其他7个数码管呈现关闭状态。根据这种电路状况，如果希望在8个数码管显示希望的数据，就必须使得8个选通信号k1k8分别被单独选通，同时在段信号输入口加上希望该对应数码管上显示的数据，于是随着选通信号的扫变，就能实现扫描显示的目的。,实验与设计,（3）实验内容：给出Verilog设计程序。对其进行编辑、编译、综合、适配、仿真，给出仿真波形。进行硬件测试。将实验过程和实验结果写进实验报告。演示示例，/KX_7C5EE+/EXPERIMENTs/EXP29_SCAN_LED/SCAN_LED。,
