《《PCI总线规范》PPT课件.ppt》由会员分享，可在线阅读，更多相关《《PCI总线规范》PPT课件.ppt（94页珍藏版）》请在三一办公上搜索。
1、PCI 总线规范,熊辉 2008年5月,内容安排,第一部分 PCI总线基础一、PCI总线的定义与特点二、PCI总线命令和操作三、PCI总线仲裁四、PCI总线电气规范五、Compact PCI第二部分 PCI总线应用示例一、PCI接口实现方案二、PCI接口芯片PCI9054和数据采集卡设计三、PCI驱动程序,一、PCI总线的定义与特点,1、微型计算机总线概述2、PCI总线发展历史3、PCI总线特点4、PCI总线定义,1、微型计算机总线概述,微型机基本总线结构,1、微型计算机总线概述,南桥芯片和北桥芯片南桥芯片主要是负责I/O接口等一些外设接口的控制、IDE设备的控制及附加功能等等。常见的有VIA
2、的8235、8237等。北桥芯片主要负责CPU与内存之间的数据交换，并控制AGP、PCI数据在其内部的传输，是主板性能的主要决定因素。随着芯片的集成度越来越高，CPU也集成了不少其它功能。如：Althon64内部整合了内存控制器。,1、微型计算机总线概述,什么是计算机总线？,总线是计算机各部件之间进行信息传输的公共通道，根据信号类型的不同，微型计算机的总线一般分为数据总线(Data Bus)、地址总线(Address Bus)和控制总线(Control Bus)三种。,1、微型计算机总线概述,局部总线局部总线是指来自处理器的延伸路线，与处理器同步操作。设备如果直接挂到局部总线上，就能以CPU的
3、速度运行，由于局部总线具有极高的数据传输率，因此，它在CPU与高速缓冲存储器(Cache)、CPU与高速图形卡等需要高速传输信息的场合得到了广泛的应用。PCI即属于局部总线；PCI Local Bus Specification 2.3,1、微型计算机总线概述,常用总线ISA总线MCA总线EISA总线VESA（VL）局部总线PCI局部总线,1、微型计算机总线概述,ISA总线ISA(Industry Standard Architecture)总线是IBM公司八十年代为IBM-PC/AT机设计的，又称AT总线，用于AT机主板和各接口电路板的连接。ISA总线是16位数据线、24位地址线，工作频率为
4、8MHz，数据传输率为8MB/S。,1、微型计算机总线概述,MCA总线MCA（Micro Channel Architecture即微通道总线结构）总线是IBM公司专为其PS2系统（使用各种Intel处理器芯片的个人计算机系统）开发的总线结构，该总线的总线宽度是32位，最高总线频率为10MHz。,1、微型计算机总线概述,EISA总线EISA（Extended Industry Standard Architecture即扩展工业标准结构总线）是为32位中央处理器（386、486、586等等）设计的总线扩展工业标准，EISA总线除包括ISA总线的所有性能外，并把总线宽度从16位扩展到32位，是I
5、SA总线的扩展。,1、微型计算机总线概述,VESA局部总线VESA（Video Electronics Standards Association即视频电子标准协会）总线是VESA组织（1992年由IBM、Compaq等发起，有120多家公司参加）按局部总线（Local Bus）标准设计的一种开放性总线，简称为VL总线。VESA总线的总线宽度是32位，最高总线频率为66MHz。,1、微型计算机总线概述,AGP总线AGP（Accelerated Graphics Port）即高速图形接口，专用于连接主板上的控制芯片和AGP显示适配卡，是为提高视频带宽而设计的总线规范。,1、微型计算机总线概述,U
6、SB总线USB（Universal Serial Bus即通用串行总线）是一种简单实用的计算机外部设备接口标准。,1、微型计算机总线概述,PCI局部总线PCI（Peripheral Component Interconnect即连接外部设备的计算机内部总线）总线是一种高性能的32位/64位地址数据复用的高速外围设备接口局部总线。,1、微型计算机总线概述,PCI-X总线为解决Intel架构服务器中PCI总线的瓶颈问题，Compaq、IBM和HP公司决定加快加宽PCI芯片组的时钟速率和数据传输速率，使其分别达到133MHz和1GB/S。利用对等PCI技术和Intel公司的快速芯片作为智能I/O电路
7、的协处理器来构建系统，这种新的总线称为PCI-X。,1、微型计算机总线概述,各种总线性能比较,2、PCI总线定义与发展历史,PCI总线发展历史PCI的含义为外设部件互连(Peripheral Component Interconnect)。PCI局部总线是由Intel公司提出。1991年，Intel与IBM,Compaq,AST,HP,NEC等10多家公司（PCISIG）对PCI局部总线进行了定义，于1992年6月22日推出了PCI局部总线1.0版技术规范。,2、PCI总线定义与发展历史,PCI 局部总线协议规范PCI局部总线是一种具有多路地址线和数据线的高性能的32/64位总线。它在高度集成
8、的外围控制器件、外围插件板和处理器/存储器之间作为互连机构应用。目前应用的PCI局部总线规范2.3版包括PCI局部总线部件和扩展板的协议、电气、机械和配置规范，并规定了PCI的硬件环境。,2、PCI总线定义与发展历史,微型机基本总线结构操作-PIO,2、PCI总线定义与发展历史,微型机基本总线结构操作-DMA,3、PCI总线特点,PCI总线特点多总线主控方式在PCI总线上可以存在多个具有总线控制能力的主控设备。当一个具有总线控制接管能力的外围设备有任务处理需暂时接管总线时，可以向PCI总线申请总线并经响应后接管总线，以加速执行高吞吐量、高优先级的任务。独立于处理器PCI总线通过CPU局部总线到
9、PCI总线之间的桥接器形成了一种独特的中间缓冲器设计方式，它将中央处理子系统与外围设备分开，使PCI总线具有独立于处理器的结构特点。用户可以随意增添外围设备，以扩展计算机系统而不必担心在不同频率下会导致系统性能的降低。,3、PCI总线特点,PCI总线特点突发传输（BURST）PCI总线的数据传输是一种包含一个地址段，后面跟着两个或两个以上数据段的数据传输方式，突发传输模式可确保总线不断满载数据，使PCI总线达到其峰值速度。同步总线操作PCI总线是一种同步总线，总线上除中断等少数几个信号外全部与总线时钟的上升沿同步。PCI总线时钟范围可以很宽，由主板决定，一般为33MHz。为了使总线适应各种速度
10、接口设备的要求，总线可以有多种方式申请等待周期，使PCI总线在接口设计和应用上更加灵活。,3、PCI总线特点,PCI总线特点适合于各种机型PCI总线不只为标准的桌面电脑提供合理的局部总线设计，同时也适用于便携式电脑和服务器。自动配置PCI总线标准为PCI接口提供了一套完整的自动配置功能，使PCI接口所需要的各种硬件资源如中断、内存、FO地址等通过即插即用的BIOS在系统启动时进行自动配置，达到对计算机资源的优化使用和合理配置，从而使PCI接口达到真正的即插即用，使接口的设计和应用更加简单容易。,3、PCI总线特点,PCI总线特点编码总线命令不同于ISA总线，PCI总线没有专门的读、写控制线，总
11、线的操作状态即总线命令由4根信号线表示，最多可表示16中操作。地址、数据总线复用PCI总线上的地址总线和数据总线是分时复用的。在每个总线操作的第一个周期传送地址，然后接着传送数据。PCI总线通过这种方式达到在总线规模最小的前提下性能价格比最高的目的。,3、PCI总线特点,PCI总线特点小结(1)独立于处理器，为PCI局部总线设计的器件是针对PCI，而不是针对处理器的，因此设备的设计独立于处理器的升级。(2)每个PCI局部总线支持约80个PCI功能，一个典型的PCI支持约10个电气负载，每一个设备对于总线来说就是一个负载，因此，每一个设备可以包括8个PCI功能。(3)低功耗，PCI技术规范的主要
12、设计目标就是实现电流尽可能小的系统设计。,3、PCI总线特点,(4)在读写传送中可实现突发（burst）传送，32位33MHz的PCI局部总线在读写传送中可支持132MB/S的峰值传送速率，对于64位33MHz的PCI传送支持264MB/S的峰值传送速率，对于64位66MHz的PCI局部总线，其传送速率可达到528MB/S。(5)支持多达256个PCI局部总线，技术规范提供了对256个PCI局部总线的支持。(6)总线速度:2.0版规范支持的PCI局部总线速度达到33MHz，2.1以上的版本增加了对66MHz总线操作的支持。(7)64位总线扩展支持。,3、PCI总线特点,(8)访问时间快，当停靠
13、在PCI局部总线上的主设备写PCI目标时，在33MHz总线速度下，访问时间只需要60ns。(9)并行总线操作，桥支持完全总线并行操作，与处理器总线、PCI局部总线和扩展总线同步使用。(10)总线主设备支持:全面支持PCI局部总线主设备，允许同级PCI局部总线访问和通过PCIPCI桥与扩展总线桥访问主存储器和扩展总线设备。(11)隐式总线仲裁:PCI局部总线仲裁能够在另一个总线主设备正在PCI局部总线上执行传送时发生。,3、PCI总线特点,(12)引脚数少，一个功能的PCI从设备只需要47个引脚，而主设备只需要49个引脚。(13)交易完整性校验，在地址、命令、数据周期上进行奇偶校验。(14)3类
14、地址空间，即指存储器、I/O和配置空间。(15)自动配置。(16)插入卡，规范包括PCI连接器和插入卡的定义。,4、PCI总线定义,PCI总线定义,4、PCI总线定义,术语解释主设备（Initiator,Master）拥有总线控制权发起数据传输从设备（slave，target）又称目标设备被主设备选中用来进行通信的设备,4、PCI总线定义,地址和数据信号AD310：地址/数据多路复用的输入/输出信号。在FRAME#有效时，是地址期。在IRDY#和TRDY#同时有效时，是数据期。在FRAME#有效的第一个时钟周期是地址周期，AD310线上含有一个32位的物理地址。对于I/O操作，它是一个字节地址
15、，对于存储器或配置操作，它则是一个双字地址。数据期，AD70为最低字节，AD3124为最高字节，在数据传输期间内IRDY#和TRDY#应该同时有效。C/BE30：总线命令和字节使能多路复用信号。在地址期中，传输的是总线命令。在数据期内传输的是字节使能信号。,4、PCI总线定义,PAR：偶校验信号Parity is even parity across AD31:00 and C/BE3:0#.Parity generation is required by all PCI agents,4、PCI总线定义,接口控制信号FRAME#：帧周期信号。由当前主设备驱动，表示当前主设备一次交易的开始和持
16、续时间。IRDY#：主设备准备好信号。由当前主设备（交易的启动方）驱动，信号的有效表明发起本次传输的设备能够完成交易的当前数据期。TRDY#：目标设备准备好信号。由当前被寻址的目标驱动，信号有效表示目标设备已经做好了完成当前数据传输的准备工作。,4、PCI总线定义,STOP#：停止数据传送信号。信号有效时，表示目标设备要求主设备终止当前的数据传输。LOCK#：锁定信号。信号有效时，表示一个对桥的原始操作可能需要多个传输才能完成。IDSEL：设备选择信号。信号有效时，表示驱动它的设备成为当前交易的目标设备。,4、PCI总线定义,错误报告信号PERR#：数据奇偶校验错误报告信号。只报告除特殊周期之
17、外的所有PCI交易期间的数据奇偶错误。其中数据奇偶错误的产生对于在AD总线上驱动地址和数据信息的所有PCI设备都是强制性的。SERR#：系统错误报告信号。是报告地址奇偶、特殊周期命令的数据奇偶错误以及其它可能引起灾难性后果的系统错误。,4、PCI总线定义,仲裁信号（只有主设备具有）REQ#：总线占用请求信号。信号一旦有效表明驱动它的设备向仲裁器要求使用总线，是一个点到点的信号线。GNT#：总线占用允许信号。用来向申请占用总线的设备表示其请求已经获得批准，也是一个点到点的信号线。,4、PCI总线定义,系统信号CLK：时钟信号所有的PCI输入信号的时钟。其频率范围为033MHz或066MHz，这一
18、频率称为PCI的工作频率，对于PCI信号，除RST#、INTA#、INTB#、INTC#、INTD#之外，其余信号都是在CLK的上升沿进行采样的。RST#：复位信号。用来使PCI专用的特性寄存器、配置寄存器等恢复到规定的初始状态。至于复位后如何变化不属于PCI规范的范围。复位时，PCI的全部输出一般都驱动到第三态。REQ#和GNT#必须同时驱动到第三态，不能在复位期间为高或为低。,4、PCI总线定义,中断信号PCI局部总线中共有四条中断线，分别为INTA#、INTB#、INTC#、INTD#，其作用是用以请求一个中断。但是INTB#、INTC#、INTD#只能用于多功能的PCI卡申请中断时使用
19、。中断功能是可选设置，电平触发，开漏极,4、PCI总线定义,附加信号PRSNT12#：卡存在信号。由插件板提供的信号，用来指出PCI插卡上是否存在一个插件板，如果存在就为它提供电流。CLKRUN#：时钟运行信号。可选信号，作为设备的输入信号，用来确定CLK的状态。,4、PCI总线定义,64位总线扩展信号AD6432：扩展的32位地址和数据多路复用线。在地址周期，如果使用了DAC命令且REQ64#有效时，这32条线上含有64位地址的高32位，否则是保留信号；在数据周期，当REQ64#和ACK64#同时有效时，这32条线上含有高32位数据。C/BE74：扩展总线命令和字节使能多路复用信号线。REQ
20、64#：64位传输请求信号由当前主设备驱动，表示本设备要求采用64位通路传输数据。ACK64#：64位传输认可。表明从设备将用64位进行传输。PAR64#：奇偶双字节校验。,二、PCI总线命令和操作,1、PCI总线命令2、PCI总线操作时序,1、PCI总线命令,PCI总线命令概述总线命令是用来规定主从设备之间的传输类型的，它出现于地址周期的C/BE30线上。当一个主设备获得总线的拥有权时，它就可以启动下表中的任何一种交易类型。在一个交易的地址周期，命令/字节使能总线C/BE30用于表明交易命令和类型。,1、PCI总线命令,2、PCI总线操作时序,PCI总线传输协议PCI总线传输协议是同步传输协
21、议，所有PCI操作均同步于PCI时钟，PCI总线的基本传输规则是突发传输方式。PCI总线传输周期由一个地址周期和一个或多个数据周期构成:地址周期:在地址周期，启动设备指定目标设备(在PCI的A/D总线上驱动启动地址)和传输类型(在PCI的C/BE#总线上驱动交易类型命令)，同时发出FRAME#信号表明有效的地址和命令已经在总线上，由于地址周期仅存一拍，所以每个PCI从设备都需要锁存总线上的命令，以供随后译码使用。数据周期:启动设备用FRAME#信号来表示突发传输的持续过程。当启动设备准备完成最后一个数据阶段时，需使FRAME#失效且发出IRDY#。最后一个数据传完成之后，启动设备将PCI总线还
22、原至闲置状态(此时，FRAME#和IRDY#均无效)。,2、PCI总线操作时序,PCI 突发读操作,2、PCI总线操作时序,PCI 突发读操作,2、PCI总线操作时序,PCI 突发读操作,2、PCI总线操作时序,2、PCI总线操作时序,小结(1)基本的总线传输机制是突发传输，包括一个地址周期和若干个数据周期。(2)除RST#，INTA#INTD#之外的所有信号都是在PCI总线时钟上升沿被采样。(3)PCI总线上所有的数据传输基本上都是由三条信号线控制，即FRAME#、IRDY#和TRDY#。,2、PCI总线操作时序,(4)当FRAME#和IRDY#都无效时，接口处于空闲状态。在FRAME#信号
23、建立之后的第一个时钟前沿是地址期，在这个时钟前沿上传地址和总线命令，下一时钟前沿开始一个或若干个数据周期。只有当IRDY#和TRDY#都有效的时钟沿才能进行一次数据传输.(5)无论是主设备还是目标设备，一旦承诺了数据传输，就必须将本次传输完成。(6)FRAME#撤销而IRDY#建立，表示主设备准备好了最后一次数据传输，等到目标设备发出了TRDY#信号，就标志着最后一次传输的完成。,2、PCI总线操作时序,交易的终止过程无论是主设备还是从设备都可以提出终止PCI局部总线交易的要求，但是双方都没权单方面的实施交易终止的工作，需要相互配合，传输的最终停止控制要由主设备完成，这是因为交易的结束必须满足
24、系统的要求并且应该是有秩序的，而这只有主设备才能做到。同时交易的结束标志是FRAME#信号和IRDY#信号均已撤消而进入总线空闲状态,2、PCI总线操作时序,由主设备发起的终止主设备是通过撤消FRAME#信号并建立IRDY#信号来提出终止请求的。这样做的目的是为了告诉目标设备，现在已经进入最后数据周期了，此后IRDY#一直保持有效，直到TRDY#信号出现，即开始完成最后一次数据传送，传输结束后将进入总线空闲状态。,2、PCI总线操作时序,由目标设备发起的终止在大多数情况下，目标设备能够发出或者接收主设备请求的数据直到主设备终止交易。但是，当目标设备不能完成请求时，它可以用STOP#信号发起交易
25、终止。目标设备用STOP#信号和其它信号的不同组合来向主设备表明导致终止的情况。,三、PCI总线仲裁,总线仲裁Since the PCI Bus accommodates multiple masters any of which could request the use of the bus at any time there must be a mechanism that allocates use of bus resources in a reasonable way and resolves conflicts among multiple masters wishing to
26、use the bus simultaneously.Fundamentally,this is called bus arbitration.,三、PCI总线仲裁,三、PCI总线仲裁,三、PCI总线仲裁,仲裁过程PCI总线的仲裁机制是基于访问的而不是基于时间的，总线管理必须为总线上的每一个访问进行仲裁，即一个总线主设备要想在总线上进行访问，就必须提出仲裁要求，每个主设备都有自己的REQ#请求信号线和GNT#批准信号线，要想得到总线的控制权，必须履行相应的请求。PCI局部总线仲裁主要利用REQ#和GNT#两个信号线实现，前者用于某一设备占用总线的请求，后者用于允许某一设备占用总线的应答信号。,
27、三、PCI总线仲裁,总线仲裁规则基本要求如下：(1)对总线所有权提出申请的设备必须具备立刻开始总线周期的能力。如果被授予总线所有权后(GNT#有效)，主设备不能开始总线操作，它应放弃所有权，而由中央仲裁器重新仲裁，如果该设备不放弃所有权，且在第16个CLK周期仍不能开始操作，中央仲裁器则认为该主设备为“死设备”，以后不再授予其总线所有权。(2)被授予总线所有权的主设备应在8个CLK(推荐为2-3个)周期内，驱动AD310信号线和C/BE30信号线至稳定电平；在9个CLK(推荐为3-4个)周期内驱动PAR信号至确定电平。,三、PCI总线仲裁,(3)当一个主设备拥有总线所有权时(REQ#和GNT#
28、都有效)，若中央仲裁器想把总线所有权转交给另外一个主设备，它将置当前设备的GNT#无效，此时有二种情况:当前主设备正在进行操作(FRAME#有效)，那么在当前主设备完成操作后，交回总线所有权。当前主设备处于空闲期(FRAME#和IRDY#均无效)，它将立刻交回所有权。(4)PCI主设备可在任何需要时刻对总线提出申请，REQ#有效后，也可以在任何时刻撤回申请。但在一个操作周期如果发生重试、断开、目标设备故障引起的操作中止，REQ#必须置为无效。(5)若总线不是空闲状态，一个主设备的GNT#无效和下一个主设备的GNT#有效之间至少应有一个CLK周期，否则会在AD和PAR信号线上出现时序冲突。,三、
29、PCI总线仲裁,仲裁是隐含的，即一次仲裁可以在上一次访问期间完成，使得仲裁的实现不必占用PCI总线周期。但是，如果在总线空闲期，就不一定采用隐含方式了。在任意时刻，可能有一个或多个PCI局部总线主设备要求使用PCI局部总线，以将数据传送给另一个PCI设备。每一个发出请求的主设备使其REQ#信号有效（低电平），通知总线仲裁器它正在请求使用总线。所以中心仲裁机构必须实现一定的特殊算法，因为它是最坏情况下的仲裁基础，通常采用轮转优先级等仲裁算法。在实施中，系统设计者可以选择或修改算法。,四、PCI总线电器规范,1、PCI信号环境和电平转换2、PCI总线对负载的要求3、PCI插卡设计4、PCI即插即用
30、,1、PCI信号环境和电平转换,概述PCI局部总线的电气规范中提供了5V和3.3V两种信号环境，二者不能混合使用，即对某一PCI总线系统，所有器件必须使用同一信号规则。但是，通过设计是可以使5V的元件工作于3.3V的信号环境的，反之亦然。元件可以混合使用，但信号环境必须是5V或3.3V中的一个。66MHz PCI只能用3.3V信号。,1、PCI信号环境和电平转换,5V和3.3V信号,1、PCI信号环境和电平转换,PCI总线采用无端接方式，信号的传输通过反射波实现。当总线驱动器驱动某一信号时往往只将信号电平驱动到实际所需电平的一半，信号传送到终点时反射回来，从而使得信号电平加倍，达到驱动所需的电
31、平。当总线工作于33MHz时，信号往返的时间不得超过10ns，这种信号传输要求驱动器的输出阻抗与被驱动总线的特性阻抗相匹配。,1、PCI信号环境和电平转换,Each wire on the PCI bus is a non-terminated transmission line,which causes signals to reflect over the length of the trace.Valid voltage levels are obtained after one reflection;this reduces the cost of PCI by not requiri
32、ng high-powered output drivers.,1、PCI信号环境和电平转换,1、PCI信号环境和电平转换,32-bit PCI expansion card connector,1、PCI信号环境和电平转换,64-bit PCI expansion card connector,2、PCI总线对负载的要求,PCI总线对负载要求十分严格。总线上允许最多10个电气负载。主板作为1个负载。每条插槽算作两个负责。多数主板上具有两个PCI设备，因此PC机主板上通常只允许4个插卡。超出以上限制的设计都需要一个PCIPCI桥来保证系统的可靠性。,3、PCI插卡设计,布局和布线,3、PCI插
33、卡设计,布线Trace length All 32-bit PCI signals must be no more than 1.5 All 64-bit ext.signals must be no more than 2.0 Clock trace must be exactly 2.5(0.1)Routed to only one load Needed for clock-skew controlPCI device requirements One pin per signal!Max input capacitance is 10pF(unless the device is on
34、 the motherboard,where 16pF is OK),4、PCI 即插即用,The Plug-and-Play Concept,4、PCI 即插即用,To make PNP possible in PCI,each PCI device maintains a 256-byteconfiguration space The first 64 bytes are predefined in the PCI spec and contain standard information The upper 192 bytes may be used to store device sp
35、ecific information,4、PCI 即插即用,PCI 2.2 规范要求参数,4、PCI 即插即用,这些参数配置将保存在一片EEPROM中，由PCI接口芯片在上电时读入，完成参数的设置，从而实现即插即用。,4、PCI 即插即用,注意“即插即用”不等于“热插拔”,五、Compact PCI,Overview of PCI VariationsAs a well-defined standard,PCI and its various flavors have been widely adopted by many industries that require high-bandwi
36、dth data systems Industrial computing Datacom and telecom Portable systems Desktop systems,五、Compact PCI,PCI Variations（Same Protocol，Different Form Factor)PMC PCI in a mezzanine form factorCompact PCI PCI in a Eurocard(VME-style)form factor Used as a passive backplane Used in physically rugged envi
37、ronments such as industrial and telecom systemsMini PCI New proposed PCI standard for portable systems,五、Compact PCI,PCI（Modified Protocol）CardBus PCI in a PCMCIA form factor(portable systems)Point-to-point,only slightly different protocol from standard PCI AGP(Advanced Graphics Port)PCI-like point-
38、to-point protocol Primarily used for PC graphics cardsPCI-X New proposal to push bandwidth over 1GB/sec Backward compatible with standard PCI,五、Compact PCI,五、Compact PCI,五、Compact PCI,高速图形端口AGP,在一般的PC机中，三维图形卡与主存之间是通过PCI总线进行连接和通信的，其最大数据传输率仅为132MB/S(兆字节/秒)。加之PCI总线还接有其他设备(如硬盘控制器、网卡、声卡等)，所以，实际数据传输率远低于13
39、2MB/S。而三维图形加速卡在进行三维图形处理时不仅有极高的数据处理量，而且要求具有很高的总线数据传输率。因此，这种通过PCI总线的连接和通信方式，实际上成了三维图形加速卡进行高速图形数据传送和处理的一大瓶颈。,高速图形端口AGP,AGP(Accelerated Graphics Port，高速图形端口)是为解决计算机三维图形显示中“图形纹理”数据传输瓶颈问题应运而生的。现在许多PC机系统都增加了AGP功能。AGP是由Intel公司开发，并于1996年7月正式公布的一项新型视频接口技术标准。它定义了一种高速的连通结构，把三维图形控制卡从PCI总线上分离出来，直接连在CPU/PCI控制芯片组”(
40、北桥)上，形成专用的高速点对点通道高速图形端口(AGP)。图 18.19给出了Pentium 系统中AGP的连接以及系统中其他总线的情况。,高速图形端口AGP,从严格的总线意义上讲，AGP并不是一种总线标准，因为总线通常是多个设备共享的资源。而AGP仅为供AGP视频控制卡专用的高速数据传输端口。AGP允许视频卡能与系统RAM(主存)直接进行高速连接，即支持所谓DIME(Direct Memory Execute，直接存储器执行)方式，当显存容量不够时，将主存当作显存来使用，把耗费显存的三维操作全部放在主存中来完成。这样一可以节省显存，二可以充分利用现代PC机大容量主存(现已达GB容量级)的优越
41、条件。这在三维图形操作需要越来越多存储资源的今天显得特别重要。,高速图形端口AGP,AGP可以工作于处理器的时钟频率下，若以66MHz的基本频率(实际为66.66MHz)运行，则称为基本AGP模式(即AGP 1X)，每个时钟周期完成一次数据传输。由于AGP的数据传输宽度为32位(4字节)，所以在66MHz的时钟频率下能达到约266MB/S的数据传输能力；,高速图形端口AGP,此外，还定义了AGP 2X模式，每个时钟周期完成两次数据传输(宽度仍为32位)，速率达533MB/S；大多数AGP卡都工作在2X模式。AGP 2.0规范增加了4X模式的传输能力，每个时钟周期完成四次数据传输，达1066MB/S(约1GB/S)的数据传输速率，是传统PCI数据传输率的8倍。现代PC主板均全面支持AGP2.0规范及AGP 4X模式。,
