《存储器讲义》PPT课件.ppt

《《存储器讲义》PPT课件.ppt》由会员分享，可在线阅读，更多相关《《存储器讲义》PPT课件.ppt（49页珍藏版）》请在三一办公上搜索。

1、存 储 器,半导体存储器的分类及特点随机存取存储器 RAM只读存储器 ROM主存储器的设计,存储器的分类及特点,存储器的分类,按记忆材料分类 磁、光存储器 半导体存储器 按 CPU 与存储器的耦合程序 内存储器 半导体存储器 外存储器 磁、光存储器 按存储器的读写功能 读写存储器 RWM（Read/Write Memory）只读存储器 ROM（Read Only Memory）,存储器的分类及特点,存储器的分类,按照数据存取方式 直接存取存储器 DAM（Direct Access Memory）顺序存取存储器 SAM（Sequential Access Memory）随机存取存储器 RAM（R

2、andom Acess Memory）,存储器的分类及特点,存储器的分类,按器件原理分类 双极性 TTL 器件存储器 相对速度快、功耗大、集成度低 单极性 MOS 器件存储器 相对速度低、功耗小、集成度高 按存储原理分类 随机存取存储器 RAM（Random Acess Memory）易失性存储器，掉电丢失数据 仅读存储器 ROM（Read Only Memory）非易失性存储器，掉电保持数据,存储器的分类及特点,存储器的存储量,bit 用二进制位定义存储量 Byte 用二进制字节定义存储量 常用单位 字 节 B（Byte）千字节 KB（Kilo Byte）兆字节 MB（Mega Byte）吉

3、字节 GB（Giga Byte）单位换算 1KB=1024B 1MB=1024KB 1GB=1024MB,存储器的分类及特点,半导体存储器的性能指标,存储器存取时间 CPU与存储器单元间读写数据所需时间 存储器工作功耗 存储器单元工作功耗 存储器芯片工作功耗 存储器工作电源 TTL器件时，工作电源为+5V MOS器件时，工作电源为+3V+18V,RAM 随机存取存储器,RAM的类型,RAM 具有读写功能，在计算机中大量使用 静态 SRAM（Static RAM）相对集成度低 外围控制电路简单 多用于单板机的数据存储 动态 DRAM（Dynamic RAM）相对集成度高 外围控制电路复杂 多用于

4、系统机中的程序、数据存储,SRAM 随机存取存储器,静态 SRAM 存储位结构图,存储单元由 6 个 MOS 场效应管组成触发器锁存方式,SRAM 随机存取存储器,SRAM芯片内部原理图,SRAM 随机存取存储器,SRAM常用芯片及存储量,SRAM 2147 存储量=4096*1=4096bit=0.5KB SRAM 2114 存储量=1024*4=4096bit=0.5KB SRAM 6116 存储量=2048*8=18Kbit=2KB SRAM 6264 存储量=8K*8=64Kbit=8KB,SRAM 随机存取存储器,SRAM 芯片的引脚特点,字线 An 接地址总线AB 位线 Dn 接数

5、据总线DB 片选线/CS由AB线译码产生 读写线/OE、/WE由控制线/RD、/WR控制,AB,DB,VCC,GND,/RD,/WR,/OE,/WE,/CS,A0 An,D0 Dn,译码电路,SRAM 随机存取存储器,SRAM芯片6264 介绍,存储量 字线=13条、213=8K A0 A12 位线=8条、D0 D7 存储量=8K*8=64Kbit=8KB 片选线/CE1=L 且 CE2=H 读写线 读有效/WE=H 且/OE=L 写有效/WE=L 且/OE=H OR L,SRAM 随机存取存储器,6264中片选线/CE1、CE2 的应用,提供两条片选线是为了应用时控制方式多样,/CE1 CE

6、2,/CE1 CE2,GND,VCC,/CE1接低、CE2控制,CE1接高、/CE1控制,6264,6264,SRAM 随机存取存储器,6264中读写线/WE、/OE 的应用,读写线为两条是为不同型号 CPU 服务 MOTOROLA 的68系列CPU的读写线为一条 R/W 6805CPU 与6264SRAM的接线图如下,R/W,/WE/OE,GND,6805CPU,6264SRAM,读：R/W=H/WE=H、/OE=L写：R/W=L/WE=L、/OE=L,6805,6264,SRAM 随机存取存储器,6264中读写线/WE、/OE 的应用,读写线为两条是为不同CPU服务 IENTEL的80系列

7、CPU的读写线为二条/RD、/WR 8086CPU与6264SRAM的接线图如下,/WE/OE,8086CPU,6264SRAM,读：/RD=L、/WR=H/WE=H、/OE=L写：/RD=H、/WR=L/WE=L、/OE=L,8086,6264,/WR,/RD,DRAM 随机存取存储器,动态 DRAM 存储位结构图,存储单元由 1 个 MOS 场效应管加电容组成电荷方式,DRAM 随机存取存储器,DRAM存储器的特殊性,在读取数据时，电容电荷量减少 由于电容漏电，电容电荷量减少 为保持电容电荷量，应定时充电 DRAM 需要外围刷新控制器 注：DRAM刷新控制器一般由专用刷新控制器 芯片或者

8、DMA 可编程芯片构成,DRAM 随机存取存储器,DRAM芯片2164 介绍,存储量 64K*1 字线=8 A0 A7 采用地址线复用技术解决 寻址所需16条地址线 位线=2 Din Dout 读写数据使用不同的数据口 控制线 列地址选通控制线 CAS 行地址选通控制线 RAS 写数据控制线/WE 读数据控制由外围芯片产生,A0 A7/RAS/CAS/WE Din Dout,存储器的组织,存储空间的概念,CPU可寻址存储器空间 由 CPU 提供的地址线确定 例：8086CPU寻址空间为1MB 存储器系统存储空间 由计算机系统需求确定 例：选用内存条为256MB 存储器芯片存储空间 由存储器芯片

9、型号确定 例：6264芯片的存储量为8KB,存储器的组织,系统存储空间与存储芯片,芯片存储容量（N 字线、M 位线）NM（单位bit）NM/8（单位Byte）系统存储空间与芯片数（T 芯片数）T=总容量（Byte）/（NM）/8（bit）例:用2114 SRAM 组成 4KB 系统 RAM 单片容量=NM=1024*4=4K=0.5KB 所需片数=4KB/0.5KB=8 片 注：地址线与字线的关系，字线=2地址线,存储器的组织,存储器组织中的芯片串联,定义：串联即扩展存储器芯片的位线例用2114构成1KB内存储器空间,DBCPU AB,D0D32114/CE,D4D72114/CE,A0 A9

10、,D0 D7,D4 D7,D0 D3,存储器的组织串联,2114 字线=A0 A9 共10条 2114 位线=I/O0 I/O3 共4条 2114 有N=210=1K、M=4 注：构成1KB的存储器，字线够、位线不够 仅需扩展位线，用 2片2114 2片2114的片内地址线A0 A9 与CPU的地址线A0 A9相连 2片2114的片选线/CE 相连后 接 CPU 的译码电路 2114（1）的片内数据线 I/O0 I/O3 接 CPU的数据线 D0 D3 2114（2）的片内数据线 I/O0 I/O3 接 CPU的数据线 D4 D7,存储器的组织,存储器组织中的芯片并联,定义：并联即扩展存储器芯

11、片的字线 例用6264构成16KB内存储器空间,DBCPU A13 AB,译码器,6264/CE,6264/CE,A0 A12,D0 AD7,D0 AD7,D0 AD7,存储器的组织并联,6264 字线=A0 A12 共13条 6264 位线=I/O0 I/O7 共8条 6264 有 N=213=8K、M=8 注：构成16KB存储器，字线不够、位线够 仅需扩展字线，用 2片6264 2片6264的片内地址线A0 A12 与CPU的地址线A0 A12相连 2片6264的片内数据线I/O0 I/O7 与CPU的数据线D0 D7相连 16KB存储器需要14条地址线，用A13接译码器输入，输出接626

12、4（1）的/CE 及6264（2）的/CE,存储器的组织,RAM 和 ROM 的应用特点,在 PC 机中 ROM 存储监控程序（BIOS）RAM 存储应用程序及数据 在单片机中 ROM 存储控制程序 RAM 存放数据 在计算机系统中 若无 ROM 根本不能工作，必要条件 若有 RAM 能工作得更好，充分条件,ROM 只读存储器,ROM的类型,固定掩膜 ROM 生产厂家编程，不能修改，用于大批量定型产品 一次编程 ROM 仅能写入一次编程，不能修改，用于小批量产品 多次编程 ROM 能多次编程写入，可以修改 用于产品开发,ROM 只读存储器,多次编程 ROM 的类型,光擦除只读存储器 EPROM

13、 先用紫外线照射擦除，再用电编程写入 电擦写只读存储器 EEPROM 先用电先擦除，再用电编程写入 闪烁存储器 Flash EEPROM 其基本原理同EEPROM，擦写速度快，有 RAM 的写入速度和 ROM 的功能,ROM 只读存储器,EPROM应用过程,将源程汇编为机器码文件 将机器码文件数据写入EPROM芯片 将EPROM芯片装入系统运行调试 若程序有问题 从系统中取出EPROM芯片 用紫外线擦除器清EPROM芯片数据 修改源程序功能 重复上述过程，完成程序功能,ROM 只读存储器,EEPROM应用过程,将EEPROM芯片装入系统 将源程汇编为机器码文件 将机器码文件数据写入EEPROM

14、芯片 若程序有问题 修改源程序功能 从新下载机器码数据到EEPROM芯片 重复上述过程，完成程序功能,ROM 只读存储器,EPROM 2732 芯片介绍,引脚特性 地址线 A0 A11共12条，寻址 4K个存储单元 数据线 D0 D7共 8条，每单元数据为 8 bit 片内存储量=NM=4KB 控制线 片选控制线/CE，L有效 读取控制线/OE，L有效 编程控制线 Vpp，H有效,主存储器的设计,存储器芯片的选择,芯片容量选择 根据计算机系统存储容量选择芯片型号 根据系统存储需求选择 ROM、RAM容量 根据系统存储特点选择 EPROM、EEPROM、SRAM、DROM 芯片速度选择 根据 C

15、PU 读写速度选择合理的存储芯片 存储芯片的读写速度和价格有关 芯片功耗选择 根据计算机系统对功耗的要求选择存储芯片 存储芯片的功耗和价格有关,主存储器的设计,存储器芯片与CPU 的连接,连接线 地址总线AB、数据总线DB、控制总线CB 注意点 CPU 的地址/数据复用线与 存储器的地址、数据线的连接 CPU 的地址线、控制线与 存储器的片选线的连接 CPU 的R/W控制线与 存储器的R/W线的连接,主存储器的设计,存储器芯片片选控制方式,线选法 CPU的某条地址线直接接存储器芯片的片选端 缺点：各存储器芯片地址范围不连续 部分译码法 CPU的部分地址线参加译码 特点：一个存储器单元有多个地址

16、值 全译码法 CPU的全部地址线参加译码 特点：一个存储器单元仅有一个地址值,主存储器的设计,线选法的应用,主存储器的设计,部分译码法的应用,例（271页）由 Z80CPU 与1KBROM、1KBRAM 构成的计算机系统方框图如下，用部分译码法，求出ROM、RAM内存储器中的地址范围,DB/MREQ A10Z80CPU AB,译码器,1KBROM/CS,1KBRAM/CS,主存储器的设计,部分译码法的应用,芯片存储量与片内地址、数据线 ROM 存储量1KB 地址线A0 A9、数据线D0 D7 RAM 存储量1KB 地址线A0 A9、数据线D0 D7 内存储器容量与CPU地址、数据线 存储量2K

17、B 需要11条CPU地址线 地址线A0 A9 及 A10 A15中的一条 CPU数据线D0 D7直接存储器数据线D0 D7 注：此例中CPU地址线用A10,主存储器的设计,部分译码法的应用,片选控制/MREQ=L、A10=L 时，ROM片选/CS 有效/MREQ=L、A10=H 时，RAM片选/CS有效 真值表,译码电路（271页）,主存储器的设计,部分译码法的应用,1KBROM芯片存储范围图,当A15、A14、A13、A12、A11=00000时 IKBRAM存储范围为0000H 03FFH 当A15、A14、A13、A12、A11=11111时 IKBRAM存储范围为F800H FBFFH

18、 由于A11 A15共5条地址线未参加译码,每个存储单元的地址重码25=32个,主存储器的设计,部分译码法的应用,1KBRAM芯片存储范围图,当A15、A14、A13、A12、A11=00000时 IKBRAM存储范围为0400H 07FFH 当A15、A14、A13、A12、A11=11111时 IKBRAM存储范围为FC00H FFFFH 由于A11 A15共5条地址线未参加译码,每个存储单元的地址重码25=32个,问：若选择A11作译码输入,1KBROM芯片存储范围图,1KBRAM芯片存储范围图,范围为0000H 04FFH,范围为0800H 0BFFH,主存储器的设计,全译码法的应用,

19、例（273页）由Z80CPU与8KBROM、4KBRAM 构成的计算机系统方框如图，用全译码方式，求出ROM、RAM在内存储器中的地址范围,主存储器的设计,全译码法的应用,芯片存储量片内地址、数据线 ROM 2732 存储量 4KB 地址线A0 A11、数据线D0 D7 RAM 6116 存储量 2KB 地址线A0 A10、数据线D0 D7 内存储器容量与CPU地址、数据线 存储量12KB 需要14条CPU地址线 其中ROM 2732为 8KB，用2片2732 RAM 6116 为 4KB，用2片6116 CPU地址线A0 A15 全用,主存储器的设计,全译码法的应用,片选控制 ROM2732

20、的片内地址线为 A0 A11，片选地址线 A12 A15 参加片选译码 RAM6116的片内地址线为 A0 A10，片选地址线 A11 A15 参加片选译码 A12、A13、A14 经三八译码器产生片选控制/Y0 控制 2732（1）、/Y1控制2732（2）/Y2=L且A11=L时，控制 6116（1）/Y2=L且A11=H时，控制 6116（2）A15/G2A=L、/MREQ/G2B=L、G1=H 三 八译码器的片选有效,主存储器的设计,全译码法的应用,三 八译码器真值表,主存储器的设计,全译码法的应用,ROM 2732（1）芯片存储范围图,A15=0、A14、A13、A12=000、/Y

21、0=L，2732（1）片选有效 2732（1）芯片存储范围为0000H 0FFFH,主存储器的设计,全译码法的应用,ROM 2732（2）芯片存储范围图,A15=0、A14、A13、A12=001、/Y1=L，2732（2）片选有效 2732（2）芯片存储范围为1000H 1FFFH,主存储器的设计,全译码法的应用,RAM 6116（1）芯片存储范围图,A15=0、A14、A13、A12=010，/Y2=L、A11=0，6116（1）片选有效 6116（1）芯片存储范围为2000H 27FFH,主存储器的设计,全译码法的应用,RAM 6116（2）芯片存储范围图,A15=0、A14、A13、A12=010，/Y2=L、A11=1，6116（2）片选有效 6116（2）芯片存储范围为2800H 2FFFH,主存储器的设计,AB、DB、CB 总线与存储器芯片的连接,AB 地址总线的连接 根据主存储器容量确定片内全寻址地址线数量 根据片选方式确定剩余地址线的使用方法,DB 数据总线的连接 根据存储器芯片单元位数选择连接方式,CB 控制总线的连接 存储器、IO 控制线（M/IO）参加片选译码 读/写控制线/RD、/WR 接存储器芯片对应引脚,