《《微机原理讲 》PPT课件.ppt》由会员分享，可在线阅读，更多相关《《微机原理讲 》PPT课件.ppt（38页珍藏版）》请在三一办公上搜索。
1、微处理器、微型计算机、微型计算机系统,1、微处理器（Microprocessor)-职能是执行算术、逻辑运算和控制整个计算机自动地、协调地完成操作。（主要由运算器和控制器组成）,第一章 微型计算机概述,I/OBUS,外围设备,2、微型计算机（MicroComputer_MC)-由CPU、存储器、输入/输出接口和系统总线组成。,3、微型计算机系统（MicroComputer System_MCS)-以微型计算机为主体，配上外设和系统软件，就构成了微型计算机系统。,16位微处理器，40引脚双列直插式(1978推出)；,有16根数据线(D0-D15),20根地址线(A0-A19),可直接寻址1M空间
2、；I/O寻址64K,时钟频率有 5MHZ、10MHZ，单一+5V电源；,引脚功能复用(数据/地址AD0-AD15(A0-A15;D0-D15)；,第二章 微处理器的组成（以8086为例）,8086微处理器特点:,2.1 8086的内部结构,2.1.1 执行单元（EU）和总线接口单元（BIU）,PSW,2.1.2 通用寄存器（8个）,AX寄存器-是累加器,BX寄存器-是基址寄存器,CX寄存器-也叫计数寄存器,DX寄存器-是数据寄存器,SP寄存器-堆栈指针,BP寄存器-（堆栈）基数指针,DI寄存器-目的操作数的索引寄存器,SI寄存器-源操作数的索引寄存器,2.1.3 段寄存器,逻辑地址（位）,物理
3、地址(20位）,2.1.4 指令指针IP,取指令地址=CS基址16+IP的位移量,当涉及到一个堆栈操作时 SS16+SP,当需要向内存读或写一个操作数时DS（ES）16+（可能是指令中的直接地址，也可能是某寄存器的内容等）,合抱之木，生于毫末；九层之台，起于累土；千里之行，始于足下。,PSW,2.1.5 标志寄存器,辅助进位AF,进位标志位CF,溢出标志位OF,符号标志位SF,奇偶标志位PF,零标志位ZF,控制标志位三个,状态标志位六个,方向标志位DF,开中断标志位IF,陷阱标志位TF,时钟周期是CPU的基本时间计量单位(8086为100ns),由主频决定（T=1/F）,8086一个最基本的总
4、线周期分4个时钟周期，即 T1、T2、T3、TW、T4、TI,时钟周期工作特征：,T1 状态：CPU发出20位地址（A0-A19）信息，指出存储单元或外设端口地址；T2 状态：CPU从总线上撤消地址（A0-A15），为数据作准备（D0-D15）；T3 状态：要写入或读出的数据上数据总线；TW 状态：等待状态；TI 状态：空闲状态；T4 状态：总线周期结束。,2.1.6 8086总线周期的概念,总线周期 BIU完成一次访问存储器或I/O端口操作所需的时间，一个总线周期由几个时钟周期（T状态）组成。,8086引脚功能,2.2 8086CPU的引脚信号和工作模式,2.2.1 工作模式,最小工作模式
5、系统只有一个CPU，单独控制系统总线。最大工作模式 系统有多个CPU，一个为主，系统总线由总线控制器控制。,最小最大模式输入控制信号,地址锁存器,数据收发器双向,数据收发器,地址锁存器,8282与8086CPU的连接：,2.2.2 最小方式下的引脚信号及系统配置,AD0AD15地址/数据复用引脚,A16/S3A19/S6地址/状态复用引脚,/S7高8位数据总线允许/状态复用信号,ALE 地址锁存允许信号输出,地址锁存器8282,CPU与8286的连接,数据发送/接收控制信号,数据允许信号,8286双向总线驱动器（收发器）,DEN,DT/R,三个重要的控制信号,读选通信号,写选通输出信号,存储器
6、/输入输出操作选择控制信号,8284,CPU与8284,时钟信号CLK 占空比为33%,其它辅助控制信号,INTR_ 可屏蔽中断请求，输入 NMI_ 不可屏蔽中断请求，输入 INTA_ 中断响应，输出 TEST_ 测试，输入 HOLD_总线保持请求，输入 HLDA_总线保持响应，输出 VCC_+5V GND_地线,8086引脚功能,2.2.3 最大方式下的引脚信号及其系统配置,最大模式:主要对2431引脚的重新定义(由8288控制总线）,S2S0(M/IO、DT/R、DEN）总线周期状态信号,8086引脚特性,8288引脚功能,控制输入信号,IOB：总线工作方式控制，高表示 8288工作与局部
7、总线，低工 作与系统总线方式，输入；CLK：时钟信号，8284提供；AEN：地址允许，由8289输入；CEN：命令允许，有外部输入；,8288引脚功能,总线状态（输入）/命令信号（输出）,总线控制信号,总线控制器8288,最大模式其它引脚信号,LOCK（WR）总线封锁信号，三态、输出，有效时CPU 占用总线控制权；RQ/GT0、RQ/GT1_ 总线请求输入/总线请求允许输出 双向，QS1、QS0_ 指令队列状态信号，输出。,（HOLD）,（HLAD）,（INTA）,（ALE）,8086引脚特性,2.3.1 系统的复位和启动,RESET至少保持4个时钟周期（冷启动为50 微秒）过一个时钟周期(T
8、)后所有三态 输出线被置成高阻态 几条控制线处于无效状态,8086 的时序,2.3 8086CPU的操作和时序,2.3.2 8086最小模式总线操作,（最小模式）,8086 的时序,最小模式下的总线保持,8086 的时序,总线请求,总线允许,2.3.3 8086最大模式的总线操作,8086 的时序,(CPU状态信号,T2-T4 输出CPU状态,S6=0表示8086与总线相连，S5标识IF状态，S4、S3指示当前使用的段寄存器,（最大模式）,8086 的时序,(CPU状态信号,T2-T4 输出CPU状态,S6=0表示8086与总线相连，S5标识IF状态，S4、S3指示当前使用的段寄存器,最大模式
9、下的总线请求/允许,8086 的时序,2.4 8086的存储器组织,存储单元地址：8086系统中，为了标识和存取每一个存储单元，给每个存储单元规定一个编号，这就是存储单元地址。存储单元的内容：一个存储单元中存放的信息称为该存储单元的内容。存储单元的长度为8位二进制代码（BYTE）。20根地址线，因此，具有220=1M字节空间，地址范围为00000HFFFFFH。,2.4.1 存储器的一般结构,图表明了存储器中部分存储单元存放信息情况。从图中可看到,地址为34560H的字节的存储单元中的内容是34H，而地址为34561H的字节存储单元中的内容是12H。,一个字为16位，低8位存放在地址值较低的单
10、元中，高8位存放在相邻的下一个字节单元。一个指针占四个字节，前两个单元为偏移量，后二个单元存放段基地址。,2.4.2 存储器分段,每段为64K字节存储单元，段的起始单元地址叫基址，用软件设置。所有段的起始地址都是16的整数倍，除此之外没有别的限制。,存储段之间可以相连，分开，部分重叠或完全重叠。,【例】各独立段的分配情况示例。,设CS=B000H、DS=1CDEH、SS=4200H、ES=0150H,它们分别为代码段、数据段、堆栈段和附加段的段首址。自每个段首址开始，各段均占64KB的范围，各段之间互不重叠。如图所示。,【例】各段相互重叠情况示例。,设CS=0200H、DS=0400H、SS=
11、0480H，这样代码段、数据段和堆栈段的物理首地址分别为02000H、04000H和04800H。其中代码段占8KB地址空间，数据段占2KB，堆栈段占256B，SP=0100H。如图所示。,存储器分成两个512KB存储区，分别称奇地址区和偶地址区。,2.4.3 8086存储器的分体结构,8086/8088存储器体硬件连接,当A0=0时 选择偶地址单元,存储体与数据 总线低8位D7-D0相连,也即从低8位数据总 线读/写一个字节。当BHE=0时 选择奇地址单元,存储体与数 据总线高8位D8-D15相连,也即从高8位数 据总线读/写一个字节。当A0=0、BHE=0时,访问两个存储体,读/写 一个字。,
