《《组合数字电路》PPT课件.ppt》由会员分享，可在线阅读，更多相关《《组合数字电路》PPT课件.ppt（81页珍藏版）》请在三一办公上搜索。
1、第三章 组合数字电路,3-2 组合电路的分析,3-3 组合电路的设计,3-4 常用组合集成逻辑电路,3-5 竞争与冒险,3-1 导论,组合逻辑电路的定义,逻辑电路按其功能分为:组合逻辑电路和时序逻辑电路,电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。,组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。,3-1导论,一、数制,在十进制数中，每一位有09十个数码。计数规律：逢十进一。任意一个十进制数(S)10可以表示为,(S)10=kn-110n-1+kn-210n-2+.+k0100+k-110-1+.+k-m10-m,其中，ki：09十个数码中的任意
2、一个 m、n：正整数，n为整数位数，m为小数位数 10：十进制的基数 10i:称为第i位的权,1.十进制,【例如】,(2001.9)102103十0102十0101十1100十910-1,在二进制数中，每一位仅有0、1两个数码。计数规律：逢二进一。任意一个二进制数可以表示为,(S)2=kn-12n-1+kn-22n-2+.+k020+k-12-1+k-22-2+.+k-m2-m,2.二进制,其中，ki：只能取0或1 m、n：正整数，n为整数位数，m为小数位数 2：二进制的基数 2i:称为第i位的权,【例如】(101.101)2=122十021十120十12-1十02-2十12-3,3.八进制,
3、在八进制数中，每一位有07八个数码。计数规律：逢八进一。任意一个八进制数可以表示为,(S)8=kn-18n-1+kn-28n-2+.+k080+k-18-1+k-28-2+.+k-m8-m,其中，ki：07八个数码中的任意一个 m、n：正整数，n为整数位数，m为小数位数 8：八进制的基数 8i:称为第i 位的权,【例如】(67.73)8=681十780十78-1十38-2,4.十六进制,在十六进制数中，每一位有09、A（10）、B（11）、C（12）、D（13）、E（14）、F（15）十六个数码。计数规律：逢十六进一。任意一个十六进制数可以表示为,(S)16=kn-110n-1+kn-210n
4、-2+.+k0100+k-110-1+k-210-2+.+k-m10-m,其中，ki：09、A、B、C、D、E、F十六个数码中的任意一个。m、n：正整数，n为整数位数，m为小数位数。16：十六进制的基数；16i:称为第i位的权,【例如】(8AE6)16=8163十A162十E161十3160,5、不同数制之间的转换,十进制二进制、八进制、十六进制,十进制整数转化成二进制数时，按除2取余方法进行十进制整数转化成八进制数时，按除8取余方法进行十进制整数转化成十六进制数时，按除16取余方法进,【例如】(725)10=(100001101)2(725)10=(1325)8(725)10=(2D5)16
5、,十进制小数转换成二进制数时，按乘2取整的方法进行。十进制小数转换成八进制数时，按乘8取整的方法进行。十进制小数转换成十六进制小数时，按乘16取整的方法 进行。,(0.8125)10=(0.1101)2(0.8125)10=(0.64)8(0.8125)10=(0.CF)16,二进制、八进制、十六进制转换成十进制,二进制、八进制或十六进制转换成等值的十进制数时，可按权相加的方法进行。,【例如】(1011.01)2=123十022十121十120十02-1十12-2=8+0+2+1+0+0.25=(11.25)10(167)8=182十681+780=64+48+7=(119)10(2A.7F)
6、16=2161十10160十716-1十1516-2=(42.4960937)10,八进制、十六进制与二进制数的转换,一位八进制数表示的数值恰好相当于三位二进制数表示的数值。一位十六进制数表示的数值恰好相当于四位二进制数表示的数值。因此彼此之间的转换极为方便：只要从小数点开始，分别向左右展开。,【例如】(67731)8(110 111111 011 001)2(3AB4)16(0011 1010 1011 0100)2,二、编码,1.带符号的二进制数的编码,X1=+0.1101011,（真值）,X1=0.1101011,（机器数）,在数字系统中，表示机器数的方法很多，常用的有原码、反码和补码。
7、,原码,当X0时，X原与X的区别仅在于符号位用0表示；当X0时，X原与X的区别仅在于符号位用1表示；,X1=+0.1001010,X1原=0.1001010,X2=0.1011011,X2原=1.1011011,X3=1101001,X3原=11101001,小数原码定义为,整数原码定义为,零的原码形式,+0原=0.0000000,0原=1.0000000,反码,符号位与原码的符号位相同；,正数：反码的数值部分与原码按位相同；,负数：反码的数值部分是原码的按位求反。,X1=+0.1001010,X1反=0.1001010,X2=0.1011011,X2反=1.0100100,X3=110100
8、1,X3反=10010110,小数反码定义为,n二进制小数数值的位数,【例如】,X=0.101101,X反=226+(0.101101),=100.0000010.101101,=1.010010,整数反码定义为,零的反码形式,+0反=0.0000000,0反=1.1111111,作反码加、减法时，要将运算结果的符号位产生的进位(0或1)加到和的最低位，才能得到最后结果。,补码,符号位与原码的符号位相同；,正数：补码的数值部分与原码按位相同；,负数：补码的数值部分是原码的按位求反加1。,X1=+0.1011011,X1补=0.1011011,X2=0.1101001,X2补=1.0010111
9、,X3=10010100,X3补=101101100,小数补码定义为,整数补码定义为,零的补码形式,0补=0.00000000,在数字系统中，可将减法运算用补码的加法实现。在求和的结果中，要将运算结果产生的进位丢掉，才得到正确结果。,【例如】,+0,1,2,126,127,128,129,254,255,+0,+1,+2,+126,+127,0,1,126,127,+0,+1,+2,+126,+127,128,127,2,1,+0,+1,+2,+126,+127,127,126,1,0,2.带小数点的数的编码,(76.687)10=10376687,(1001.101)2=21000.1001
10、101,E阶码(整数),R基数(阶码的底),M尾数(纯小数或整数),定点表示法,小数点在数中的位置固定不变。,E=0时，表示纯小数。,N1=+0.1010111,N2=0.1100101,【例如】,浮点表示法,（阶码可变）,【例如】,N1=+2110.1101,N2=2100.1010,3.十进制数的二进制编码,常用十进制数码,4.格雷码,5.字符编码(ASCII编码),3-2 组合电路的基本分析,（1）根据给定逻辑图写出输出逻辑函数表达式；（2）对逻辑函数表达式化简，写出最简与或表达式；（3）根据最简表达式列出真值表；（4）由真值表说明给定电路的逻辑功能。,【例1】,Y1=AB,逻辑功能：一
11、位二进制加法。Y0:本位和；Y1：进位位。,组合电路如图所示，分析该电路的逻辑功能。,【例2】,分析下面组合电路的逻辑功能。,逻辑功能,四选一数据选择器,A1A0:选择控制(地址),D3D2D1D0:数据输入,【例3】,分析下面组合电路的逻辑功能。,功能:当 AB 时,Y1=1 当 A=B 时,Y2=1 当 AB 时,Y3=1 是一位数字比较器,3-3组合逻辑电路设计,（1）根据设计要求，定义输入、输出逻辑变量，并给输 入、输出逻辑变量赋值，即用0和1表示信号的有关 状态；（2）列出真值表；（3）由真值表写出逻辑函数表达式；（4）化简逻辑函数表达式；（5）画出逻辑图；,1、半加器,不考虑低位进
12、位输入，两数码X、Y相加，称半加,2、全加器,被加数、加数以及低位的进位三者相加称为“全加”,真值表,全减器的真值表如何？,全加器,1,1,1,0,1,1,1,0,1,0,0,1,1,1,0,0,1,0,1,0,0,0,0,0,COi,Si,CIi,Bi,Ai,Si=m1+m2+m4+m7,=AiBiCIi,=(AiBi)CIi+AiBi,【例1】,设计一三人表决电路。设计要求：多数赞成通过，反之不通过。并用与非门实现该电路。,1.设定变量：用A、B、C和Y分别表示输入和输出信号；,2.状态赋值:赞成用1表示，反之用0表示。表决结果用指 示灯表示；灯亮表示1，不亮表示0；,3.列真值表：,4.
13、写逻辑函数表达式并化简：,=AB+AC+BC,5.画出逻辑图：,【例3】,三层楼房，楼道只有一盏灯。试设计该楼道灯控制电路。要求：在每一层均可控制开关。,A、B、C Y,0 0 0,0,1,0,1 1 1,1,4位串行进位加法器,3-4 常用组合集成逻辑电路,串行进位的延迟级数与位数成正比.考虑设置专用的进位形成电路同时产生各位的进位Cn.进位输入是由专门的“进位门”综合所有低位的加数、被加数及最低位进位来提供.称”快速加法器”或”超前进位加法器”,1.四位集成全加器 74LS283,进位的产生：,2.译码器,2.1 最小项译码器74LS138,真值表：,（1）对三变量可直接使用,但也可扩展位
14、数，这是由二片74LS138构成的四位二进制码的译码电路。,译码器的扩展,B3,“1”,01234567,89101112131415,2-4线译码器74LS139,输出高电平有效,输出低电平有效,（1）这是由二片74LS139构成的四位二进制码的译码电路。,【例3】,5片24译码器构成416译码器。,用译码器实现组合逻辑函数,字形显示,2.2 显示译码器,LED连接方式,七段数字显示器分为共阴极和共阳极两种。,共阴极接法,共阳极接法,若采用共阳极LED，显示译码器的输出应为低电平输出有效；若采用共阴极LED，则高电平输出有效。,注意,BCD七段显示译码器74LS48的逻辑图,常用显示译码器,
15、7447(低电平输出有效）7449(高电平输出有效)7448(高电平输出有效,7448的逻辑功能：,如何灭零？,有灭零控制的8位数码显示系统,用7448驱动BS201的连接方法,2.3 编码器,8个输入信号分别用I0I7表示，且高电平有效；输出的三位二进制代码分别用Y0、Y1、Y2表示。,简化编码表,一、3位二进制编码器,用或门实现的编码器逻辑图,二、集成优先编码器74148（8线-3线）,(1)输入、输出均以低电平作为有效信号。,(3)YS使能输出。“电路工作，但无编码输入”,用两片74LS148接成的16线4线优先编码器,二十进制优先编码器74LS147的逻辑图,2.4 四选一数据选择器,
16、有使能端的双4选1数据选择器74LS153,选择器扩展,【例1】,利用一片74153构成一个8选1数据选择器。,【例2】,用双4选1选择器扩展成16选1选择器,两种不同的扩展方案，从功能表上分析，可以先选低两位，也可以先选高两位。,16选1功能表,方案一：,用双4选1选择器(无使能端)扩展成16选1选择器,逻辑结构：A1 A0控制第一层选择，A3 A2控制第二层选择。,方案二：,用双4选1选择器(无使能端)扩展成16选1选择器,逻辑结构：A3A2控制第一层选择，A1 A0控制第二层选择。,方案三：,用双4选1选择器(有使能端)扩展成16选1选择器,用译码器数据选择器，一级选择就可以。,用数据选
17、择器实现组合逻辑函数,【例1】,利用选择器实现逻辑函数Y（A,B,C）=（1,2,4,6,7）,用八选一74151,用四选一74153,【例2】,数据同比较器,【例3】,分析下面组合逻辑电路的逻辑功能,比较结果：若A=B，则Y=0，反之，Y=1。,只能比较两个二进制数是否相同，而不能比较其大小。,2.5 数值比较器,1、一位数值比较器,1.定义：用来比较两个一位二进制数大小的电路。,2.真值表：,3.逻辑图：,2、四位数值比较器,A3A2 A1 A0,B3B2 B1 B0,从高位开始比较，,若A3B3 则AB，若A3B3 则AB，若A3=B3 则再比较低位,集成化四位数值比较器7485,【例】
18、,用两片7485构成七位数值比较器。,分段比较：先比较高三位，若A6 A5 A4=B6 B5 B4，再比较低四位。,七位数码输入,用7485构成五位数值比较器,3-6 组合电路中的竞争冒险,正向尖峰,负向尖峰,一、冒险的类型,1、0型险象,在一瞬间输出出现了一个不应该有的负脉冲，这个负脉冲就称0型险象。,2、1型险象,在一瞬间输出出现了一个不应该有的正脉冲，这个正脉冲就称1型险象。,二、冒险的判别,1.代数法,【例1】,注意,一个逻辑函数可能存在多个险象。,判别一个逻辑函数是否存在险象，一定要根据原函数表达式，而不能化简,三、消除冒险的方法,1.代数法,3、选通法,在产生竞争冒险门的输入端加一个选通与门，选通脉冲在电路稳定后再加上。,4、加滤波电容,在产生竞争冒险门的输出端与地之间加一个电容。因为冒险脉冲都很窄，加电容后可消除冒险脉冲。在TTL电路中该电容通常为几十几百PF。如上图所示。,
