大规模集成电路基础.ppt

《大规模集成电路基础.ppt》由会员分享，可在线阅读，更多相关《大规模集成电路基础.ppt（80页珍藏版）》请在三一办公上搜索。

1、1,主 要 内 容,微电子技术简介 半导体物理和器件物理基础 大规模集成电路基础 集成电路制造工艺 集成电路设计 集成电路设计的CAD系统 几类重要的特种微电子器件 微机电系统 微电子技术发展的规律和趋势,2,3.1 半导体集成电路概述3.2 双极集成电路基础3.3 MOS集成电路基础,3,3.1 半导体集成电路概述,集成电路（Intergrated Circuit，IC）电路中的有源元件（二极管、晶体管等）、无源元件（电阻和电容等）以及它们之间的互连引线等一起制作在半导体衬底上，形成一块独立的不可分的整体电路，IC的各个引出端（又称管脚）就是该电路的输入、输出、电源和地等的接线端。,有源元件

2、：需能（电）源的器件叫有源器件，。有源器件一般用来信号放大、变换等，IC、模块等都是有源器件。无源元件：无需能（电）源的器件就是无源器件。无源器件用来进行信号传输，或者通过方向性进行“信号放大”。容、阻、感都是无源器件，,4,5,集成电路的性能指标：集成度 速度、功耗 特征尺寸 可靠性,功耗延迟积：又称电路的优值，电路的延迟时间与功耗相乘，该值越小，IC的速度越快或功耗越低，性能也好。,特征尺寸：IC中半导体器件的最小尺度，如MOSFET的最小沟道长度或双极晶体管中的最小基区宽度，这是衡量IC加工和设计水平的重要参数，特征尺寸越小，加工精度越高，可能达到的集成度也越大，性能越好。,6,集成电路

3、制造过程中的成品率：,成品率的检测，决定工艺的稳定性，成品率对集成电路厂家很重要,成品率是芯片面积和缺陷密度的函数：,（1）Seed模型，A芯片面积，D缺陷密度，该模型通常适用于面积较大的芯片和成品率低于30%的情况。（2）Murphy模型，面积较小的芯片和成品率高于30%,7,芯片（Chip）指没有封装的单个集成电路硅片（Wafer）包含成千上百个芯片的大圆硅片,8,集成电路的制造过程：设计 工艺加工 测试 封装,集成电路发展的原动力：不断提高的性能/价格比,9,集成电路的关键技术：光刻技术(DUV),缩小尺寸：0.250.18mm，增大硅片：8英寸12英寸,亚0.1mm：一系列的挑战，亚5

4、0nm：关键问题尚未解决,新的光刻技术：EUV SCAPEL(Bell Lab.的E-Beam)X-ray,集成电路发展的特点：性能提高、价格降低,主要途径：缩小器件的特征尺寸 增大硅片面积,10,集成电路产业的发展趋势：独立的设计公司（Design House）独立的制造厂家（标准的Foundary）,集成电路类型：数字集成电路、模拟集成电路,数字集成电路基本单元：开关管、反相器、组合逻辑门模拟集成电路基本单元：放大器、电流源、电流镜、转换器等,11,1947年，肖克莱（Shockley）点接触双极型晶体管,1950年，结型晶体管出现,1952年，提出“固体功能块”设想,1958年，C.Ki

5、lby提出硅制作电阻、电容和晶体管，实现内部平面连接，制出了由硅PN结电容、硅电阻器和硅晶体管组成的全硅材料的相移振荡器。,1959年，采用反向PN结隔离的全平面工艺硅半导体集成电路。,1961年，RTL系列的数字集成电路问世，随后，DTL/TTL/ECL/MOS集成电路出现，IC飞速发展，成本下降。,12,2010年0.09-0.07 m的64G DRAM产品投入生产。,1968年试制的MOS存储器和1971年试制成功的微处理器标志着IC技术已进入大规模集成的时代。,1978年，64K动态RAM（DRAM),使单一芯片的集成度超过了10万个晶体管，IC技术进入超大规模时代。,1985年，22

6、5万个晶体管的1Mb DRAM进入单片集成100万个晶体管的时代。,目前，0.25mCMOS工艺技术为主流的微电子技术已进入大生产，可制作256Mb和600MHz的微处理器芯片，集成数在108-109量级。,13,3.2 双极集成电路基础,有源元件：双极晶体管（电子和空穴两种载流子）无源元件：电阻、电容、电感等,优点：双极IC具有速度快、稳定性好、负载能力强等特点，可制作数字IC，又可制作模拟和微波IC，随着多晶硅发射极双极晶体管，GeSi/Si异质结双极晶体管（HBT）等新型器件的发展，双极集成电路的速度已达到上百GHz（1G=109),14,3.1 半导体集成电路概述3.2 双极集成电路基

7、础3.3 MOS集成电路基础,15,3.2.1 集成电路中的双极晶体管3.2.2 双极数字集成电路3.3.3 双极模拟集成电路,16,3.2.1 集成电路中的双极晶体管,制备要求:器件制作在同一硅片上，要求器件相互间电绝缘而成为各自相互独立的器件，再用金属导电薄膜将他们按电路要求相互链接起来。隔离区,隔离方法：反向PN结隔离 全介质沟槽隔离 等平面PN结-介质混合隔离 场氧隔离,17,PN结隔离的平面NPN双极晶体管的剖面图,P衬底,N+隐埋层,N-外延层,P型层,N+层,18,19,使用目的：放大晶体管/开关晶体管放大管工作电压20V，BVceo=25V，BVcbo=50V开关管工作电压5V

8、,20,两种晶体管均制作在高电阻率的硅外延层上。,轻掺杂外延层目的:提高收集结的反向击穿电压；获得易于控制的高性能收集区；高掺杂埋层：提高收集极的导电性能，降低收集极串联电阻；,21,放大管击穿电压较高：外延层厚度和电阻率较大，其芯片面积较大。,22,3.2.1 集成电路中的双极晶体管3.2.2 双极数字集成电路3.3.3 双极模拟集成电路,23,在数字集成电路中，完成各种逻辑运算和变换的电路称为逻辑电路，组成逻辑电路的基本单元是门电路和触发器电路。根据基本单元电路工作特点的不同，大致可分为：（1）饱和型逻辑集成电路 电阻耦合型电阻-晶体管逻辑（RTL)二极管耦合二极管-晶体管逻辑（DTL)高

9、阈值逻辑（HTL)晶体管耦合晶体管-晶体管逻辑（TTL)合并晶体管集成注入逻辑（I2L)（2）抗饱和型逻辑集成电路 肖特基二极管钳位（TTL)发射极功能逻辑（EFL)（3）非饱和型逻辑集成电路 电流型逻辑（CML）即发射极耦合逻辑ECL 互补晶体管逻辑CTL 非阈值逻辑NTL 多元逻辑DYL,24,补充：逻辑代数的三种基本运算,三种基本运算是：与、或、非（反）。,1.与运算,可用开关图来说明：,该图代表的逻辑关系是：决定事件的全部条件都满足时，事件才发生这就是与逻辑关系。,用1表示开关接通，1表示灯亮，可得如下真值表：,在函数式中，用.表示与运算，记做,Y=A.B 或Y=AB,逻辑符号：,A,

10、B,Y,只有输入全为1时，输出才为1,它们都有集成门电路与之对应。,25,2.或运算,该图代表的逻辑关系是：决定事件的全部条件至少有一个满足时，事件就发生这就是或逻辑关系。,输入有一个为1时，输出就为1,在函数式中，用 表示或运算，记做,Y=AB,逻辑符号：,A,B,Y,真值表,26,3.非门,该图代表的逻辑关系是：决定事件的条件满足时，事件不发生这就是非逻辑关系。,真值表,在函数式中，用_ 表示非运算，记做,逻辑符号：,A,Y,国外符号：,27,4.一些常用的复合逻辑运算,用两个以上基本运算构成的逻辑运算。包括与非、或非、与或非、异或和同或运算。和三个基本运算一样，它们都有集成门电路与之对应

11、。,真值表：(除与或非运算外）,逻辑符号：,国外符号：,互为非逻辑关系,28,与或非逻辑,函数式形如：,逻辑符号：,A与B等于1，或者C与D等于1，Y等于0。,真值表：,异或的逻辑式：,同或的逻辑式：,29,电阻-晶体管逻辑(RTL),或非门只要有一个输入信号为高电平，输出为低电平。其输出低电平约为Vol=0.2V级联使用时输出高电平Voh=1V特点：电路的速度较慢，负载能力和抗干扰能力较差。,30,二极管-晶体管逻辑(DTL),与非门只要有一个输入信号为高电平，输出为高电平。当所有输入都是高电平是，输出为低电平。特点：提高了负载能力和抗干扰能力，但电路的速度慢。,31,晶体管-晶体管逻辑(T

12、TL)-速度和延迟功耗提高,发射极耦合逻辑(ECL)-器件只工作在截止区和线性区，不进入饱和区，是非饱和型逻辑电路。速度快、逻辑功能强、抗辐射性能好，但功耗大。集成注入逻辑(I2L)-集成密度高、功耗低、功耗延迟积小、成本低，可制作高性能、低成本的数字/模拟兼容集成电路。,32,高速、低功耗和高集成密度（门/mm2)是数字集成电路所追求的三个主要目标,33,3.2.1 集成电路中的双极晶体管3.2.2 双极数字集成电路3.3.3 双极模拟集成电路,34,双极模拟集成电路,一般分为：线性电路（输入与输出呈线性关系）：运算放大器、直流放大器、音频放大器、中频放大器、宽带放大器、功率放大器、稳压器等

13、。非线性电路：对数放大器、电压比较器、调制或解调器、各类信号发生器。接口电路：如A/D转换器、D/A转换器、电平位移电路等,35,3.1 半导体集成电路概述3.2 双极集成电路基础3.3 MOS集成电路基础,36,3.3 MOS集成电路基础,以MOS场效应晶体管为主要元件构成的集成电路。CMOS具有功耗低、速度快、噪声容限大、可适应较宽的环境温度和电源电压、易集成、可等比例缩小等一系列优点，CMOS技术的市场占有率超过95%。,3.3.1 集成电路中的MOSFET3.3.2 MOS数字集成电路3.3.3 CMOS集成电路,37,3.3.1 集成电路中的MOSFET,MOSFET 按沟道导电 类

14、型：PMOS/NMOS/CMOS 按栅极材料分类：铝栅和硅栅,38,CMOS由PMOSFET和NMOSFET串联起来的一种电路形式。,为了在同一硅衬底上同时制作出P沟和N沟MOSFET，必须在同一硅衬底上分别形成N型和P型区域，并在N型区域上制作PMOSFET，在P型区域上制作NMOSFET。,39,基本电路结构：CMOS,40,3.3.1 集成电路中的MOSFET3.3.2 MOS数字集成电路3.3.3 CMOS集成电路,41,MOS开关与反相器是MOS数字集成电路的基本单元，数字电路中的任何复杂逻辑功能均可分解为“与”“或”“非”操作。,1.MOS开关MOSFET处于大信号工作时，有导通和

15、截止两种状态，因此可作为电子开关。,上拉开关,下拉开关,传输门,42,I为输入端，接驱动信号,O为输出端，接容性负载,G为控制端，接控制信号,当控制端加上一个足够高的固定电压，在稳定情况下，直流输出电压Vo与直流输入电压VI的关系为MOS直流传输特性,Vo=VI 非饱和区工作,VIVG-VT 沟道夹断,43,2.反相器输出信号与输入信号反相，能执行逻辑“非”功能。可分为静态反相器和动态反相器。,驱动元件：增强型MOSFET,以便极间直接耦合。负载元件：电阻负载 增强负载 耗尽负载 互补负载 有比反相器/无比反相器,反相器,44,评价MOS反相器性能的主要指标：输出高电平输出低电平反相器阈值电压

16、直流噪声容限直流功耗瞬态特性芯片面积工艺难度和兼容性稳定性和瞬态功耗等,45,3.开关串/并联的逻辑特性单个MOS 开关及其串、并联电路的逻辑状态由施加在开关管栅上的控制信号决定，对于NMOS开关，其逻辑状态可表示为：VG=VH时，开关逻辑状态为“ON”；VG=VL时，开关逻辑状态为“OFF”；,46,串联开关G=G1G2,47,并联开关G=G1+G2,48,4.传输门逻辑 当MOS开关导通时，信号可直接从一端传送到另一端，MOS开关称为传输门。,主要内容,存储器的种类存储器的基本结构随机存取存储器掩模只读存储器可编程只读存储器,同济大学电子科学与技术系,1-49,5.存储器,存储器：保存信息

17、读出信息最小记忆单元通常为二进制“位”0或1半导体存储器已经成为计算机的主要存储器件（之一）非半导体存储器：磁盘（硬盘）、光盘、磁带等半导体：内存、U盘、CPU中的缓存等,同济大学电子科学与技术系,1-50,同济大学电子科学与技术系,1-51,90nm 7层铜工艺，0.8V电压下达到2.0GHz17.2亿只晶体管，6平方厘米两个双线程安腾处理器核每个核具有1兆字节二级缓存和12兆字节三级缓存,Intel Montecito 处理器,半导体存储器的种类（按功能）,随机存取存储器Random Access Memory,RAM只读存储器Read Only Memory,ROM特点：高密度、大容量、

18、高速度、低功耗,同济大学电子科学与技术系,1-52,注：教材中按功能分类为RAM、ROM是不合理的。例如有些可读可写的存储器不是可随机存取的,存储单元阵列地址译码器读写电路时序控制电路,同济大学电子科学与技术系,1-53,半导体存储器的基本结构,半导体存储器的基本结构,同济大学电子科学与技术系,1-54,Amplify swing to,rail-to-rail amplitude,Selects appropriate,word,时序控制电路,随机存取存储器(RAM),DRAM-Dynamic,同济大学电子科学与技术系,1-55,掩模只读存储器(ROM),非易失性制造阶段就将待存储的信息作为

19、掩模图形固化可任意读出、不可改写,同济大学电子科学与技术系,1-56,常见的ROM基本存储单元电路,同济大学电子科学与技术系,1-57,可编程只读存储器PROM,P-Programmable电可编程：基于浮栅场效应晶体管控制栅和浮置栅两层栅结构,同济大学电子科学与技术系,1-58,同济大学电子科学与技术系,1-59,Floating-Gate Transistor Programming,0 V,-5 V,0 V,D,S,Removing programming voltage leaves charge trapped,存储1或0：编程使阈值电压变化,同济大学电子科学与技术系,1-60,61

20、,3.3.1 集成电路中的MOSFET3.3.2 MOS数字集成电路3.3.3 CMOS集成电路,62,63,64,65,66,67,68,69,3.4 影响集成电路性能的因素和发展趋势,有源器件无源器件隔离区互连线钝化保护层寄生效应：电容、有源器件、电阻、电感,70,3.4 影响集成电路性能的因素和发展趋势,器件的门延迟：迁移率 沟道长度,电路的互连延迟：线电阻（线尺寸、电阻率）线电容（介电常数、面积）,途径：提高迁移率，如GeSi材料减小沟道长度,互连的类别：芯片内互连、芯片间互连 长线互连(Global)中等线互连 短线互连(Local),71,门延迟时间与沟到长度的关系,72,73,减

21、小互连的途径：增加互连层数 增大互连线截面 Cu互连、Low K介质 多芯片模块（MCM）系统芯片（System on a chip）,减小特征尺寸、提高集成度、Cu互连、系统优化设计、SOC,74,集成电路芯片中金属互连线所占的面积与电路规模的关系曲线,75,互连线宽与互连线延迟的关系,76,互连技术与器件特征尺寸的缩小（资料来源：Solidstate Technology Oct.,1998）,77,集成电路中的材料,78,小结 Bipolar：,基区(Base)，基区宽度Wb发射区(Emitter)收集区(Collector)NPN，PNP共发射极特性曲线放大倍数、特征频率fT,79,小结 MOS,沟道区(Channel)，沟道长度L，沟道宽度W栅极(Gate)源区/源极(Source)漏区/漏极(Drain)NMOS、PMOS、CMOS阈值电压Vt，击穿电压特性曲线、转移特性曲线泄漏电流(截止电流)、驱动电流(导通电流),80,小结 器件结构,双极器件的纵向截面结构、俯视结构CMOS器件的纵向截面结构、俯视结构CMOS反相器的工作原理IC：有源器件、无源器件、隔离区、互连线、钝化保护层,