《数字电子技术基础第七章.ppt》由会员分享，可在线阅读，更多相关《数字电子技术基础第七章.ppt（47页珍藏版）》请在三一办公上搜索。
1、第七章 半导体存储器,7.1 概述7.2 只读存储器（ROM）7.3 随机存储器（RAM）7.4 存储器容量的扩展,7.1 概述,1.从存取功能上分类,从存取功能上可分为只读存储器（ReadOnly Memory，简称ROM）和随机存储器（Random Access Memory，简称RAM）。,2.从制造工艺上分类,从制造工艺上存储器可分为双极型和单极型（CMOS型），由于MOS电路（特别是CMOS电路），具有功耗低、集成度高的优点，所以目前大容量的存储器都是采用MOS工艺制作的。,7.2 只读存储器（ROM）,7.2.1 掩模只读存储器,1.ROM的组成：,ROM电路结构包含存储矩阵、地址
2、译码器和输出缓冲器三个部分,图7.2.1,2.二极管ROM电路,7.2.1 掩模只读存储器,图是具有2位地址输入码和4位数据输出的ROM电路。其地址译码器是由4个二极管与门构成，存储矩阵是由二极管或门构成，输出是由三态门组成的。,图7.2.2,字线,位线,图的存储的内容见表,图7.2.2,图7.2.2,W0W1为字线，D0D3为位线，其相交叉的点就是一个存储单元。习惯上用存储单元的数目表示存储器的存储量（或称为容量）即,二极管ROM的电路结构简单，故集成度可以做的很高，可批量生产，价格便宜。,7.2.1 掩模只读存储器,存储容量字数位数,3.由CMOS构成,图7.2.5,7.2.1 掩模只读存
3、储器,掩模ROM的特点：出厂时已经固定，不能更改，适合大量生产简单，便宜，非易失性,7.2.1 掩模只读存储器,可以把ROM看成一个组合逻辑电路，每一条字线就是对应输入变量的最小项，而位线是最小项的或，故ROM可实现逻辑函数的与或标准式。,若把地址输入A1和A0看成是两个输入变量，数据输出看成是一组输出变量，则D3D0就是一组A1A0的组合逻辑函数。可写成：,用存储器实现组合逻辑函数,*由于任何组合逻辑函数都可以写成最小项之和的形式，因此任何组合逻辑函数都可以通过向ROM中写入相应的数据来实现。,*用具有n位输入地址、m位数据输出的ROM可以获得不大于m个任何形式的n变量组合逻辑函数。这也适合
4、RAM。,例7.5.1 试用ROM产生下列一组组合逻辑函数,由于要实现的是4个逻辑函数，且逻辑函数为4变量的，所以需要4位地址输入和4位数据输出，故选164的ROM实现。,解：首先将所给的逻辑函数展成最小项之和的形式。,图7.5.1,例7.5.2 试用ROM设计一个2位二进制数的比较器。设这两个2位数分别为AA1A0，BB1B0。当AB时，Y3=1.,解：由题意可得真值表为,则选用163的ROM，实现电路如图所示。,图为168位的PROM结构原理图。写入时，要使用编程器,7.2.2 可编程只读存储器（PROM）,图7.2.7,图为168位的PROM结构原理图。写入时，要使用编程器,7.2.2
5、可编程只读存储器（PROM）,图7.2.7,7.2.3 可擦除的可编程只读存储器（EPROM）,一、EPROM1.采用叠栅技术的MOS管SIMOS,它是一个N沟道增强型MOS管，有两个重叠的栅极控制栅GC和浮置栅Gf。控制栅GC用于控制读写，浮置栅Gf用于长期保存注入的电荷。,图7.2.8,7.2.3 可擦除的可编程只读存储器（EPROM）,常用的EPROM有2716(2K8)、2732(4K8)、2764（8K8)等，型号后面的几位数表示的是存储容量，单位为K。,二、E2PROM,7.2.3 可擦除的可编程只读存储器（EPROM）,E2PROM的存储单元采用浮栅隧道氧化层MOS管，简称Flo
6、tox管，其结构图和符号如图所示。,图7.2.11,7.2.3 可擦除的可编程只读存储器（EPROM）,*工作原理：,a.读出状态,控制栅Gc加3V电压，若Wj1，T2导通;若Flotox的浮置栅没充电荷，则T1导通，在位线Bj上读出为0；若Flotox的浮置栅上充有电荷，则T1截止，在位线Bj上读出为1.,b.擦除（写1）状态,7.2.3 可擦除的可编程只读存储器（EPROM）,c.写入（写0)状态,三、快闪存储器（Flash Memory）,其结构和EPROM中的SIMOS管相似，只是浮置栅和衬底之间的氧化层的厚度不同。,7.2.3 可擦除的可编程只读存储器（EPROM）,7.3 随机存储
7、器（RAM）,7.3.1 静态随机存储器（SRAM）,一、SRAM的结构和工作原理,SRAM电路一般由存储矩阵、地址译码器和读/写控制电路（也叫输入/输出电路）三部分组成，其框图如图所示。,图7.3.1,图为10244位的RAM2114的工作原理图,地址译码器10根地址线A0A9，分2组，6根行地址输入线A8A3加到行地址译码器上，其输出为2664根行地址输出线X0X63；4根列地址输入线A2A0、A9加到列地址译码器上，译出24 16列地址输出线；其输出信号从已选中一行里挑出要读写的4个存储单元，即每个字线包含4位I/O1 I/O4。,7.3.1 静态随机存储器（SRAM）,其中：,存储单元
8、：64644096，排列成64行和64列的矩阵,如：A9A2A0=0001,A8A3=111110时，则Y1=1,X62=1,这样可对它们交点D4D1进行读写操作。,*存储矩阵：2114中有64行（164)列4096个存储单元，每个存储单元都是由6个NMOS管组成，其示意图如图所示。,7.3.1 静态随机存储器（SRAM）,二、SRAM的静态存储单元,静态存储单元是在静态触发器的基础上附加门控管而成，它是靠触发器的自保持功能存储数据的。,1.MOS管构成：,7.3.1 静态随机存储器（SRAM）,*7.3.2 动态随机存储器（DRAM）（自学）,7.4 存储容量的扩展,7.4.1 位扩展方式,
9、若每一片ROM或RAM的字数够用而位数不足时，应采用位扩展方式。接法：将各片的地址线、读写线、片选线并联即可。,7.4.2 字扩展方式,若每一片存储器(ROM或RAM）的数据位数够而字数不够时，则需要采用字扩展方式，以扩大整个存储器的字数，得到字数更多的存储器。,图是用8片10241的RAM构成10248的RAM接线图。,7.4.1 位扩展方式,图7.4.1,图是由两片2114扩展成10248位的RAM电路连线图。,7.4.1 位扩展方式,7.4.2 字扩展方式,例7.4.1 用4片2568位的RAM接成一个10248位的RAM接线图,解：,每一片2568的A0 A7可提供28256个地址，为
10、00到11，用扩展的字A8、A9构成的两位代码区别四片2568的RAM，即将A8、A9译成四个低电平信号，分别接到四片2568RAM的CS，如下表,四片2568RAM地址分配为,图7.4.3,图为由4片2114构成的40964位RAM的电路连线图。,其各片RAM电路的地址分配如表,注：由于ROM芯片上没有读/写控制端，所以除此之外位扩展方式其余引出线的接法和RAM相同；而字扩展方式也同样适用于ROM。,如果一片RAM或ROM的位数和字数都不够，就需要同时采用位扩展和自扩展方法，用多片组成一个大的存储器系统，以满足对存储容量的要求。,例7.4.2 试用2564位的RAM，用复合扩展的方法组成10
11、248位的RAM。要求：画出连线图；指出当R/W=1，地址为0011001100时，哪个芯片组被选通？指出芯片组(0)、(1)、(2)、(3)的地址范围。,解：（1)先用位扩展方式构成2568位的RAM，其连线图如图所示；,再由字扩展方式构成10248位RAM，如图所示，所以一共用了8片2564位的RAM。,(2)当地址码为0011001100,且R/W=1 时，A9A8=00，2568(1)组被选中，其他组被封锁。,(3)2568(1)的地址为（0000000000)B(0011111111)B;2568(2)的地址为（0100000000)B(0111111111)B;2568(3)的地址
12、为（1000000000)B(1011111111)B;2568(4)的地址为（1100000000)B(1111111111)B。,第八章 可编程逻辑器件（PLD,Programmable Logic Device）,一、PLD的基本特点1.数字集成电路从功能上有分为通用型、专用型两大类2.PLD的特点：是一种按通用器件来生产，但逻辑功能是由用户通过对器件编程来设定的,数字系统,二、PLD的发展和分类PROM是最早的PLDPAL 可编程逻辑阵列FPLA 现场可编程阵列逻辑GAL 通用阵列逻辑EPLD 可擦除的可编程逻辑器件FPGA 现场可编程门阵列ISP-PLD 在系统可编程的PLD,三、LSI中用的逻辑图符号,四、PLD的编程,各种PLD均需离线进行编程操作，使用开发系统1.开发系统硬件：计算机+编程器软件：开发环境（软件平台）VHDL,Verilog真值表，方程式，电路逻辑图（Schematic）状态转换图（FSM）,2.步骤抽象（系统设计采用Top-Down的设计方法）选定PLD选定开发系统编写源程序（或输入文件）调试，运行仿真，产生下载文件下载测试,isp器件的编程接口（Lattice）,开发环境,使用ispPLD的优点：不再需要专用编程器为硬件的软件化提供可能为实现硬件的远程构建提供可能,
