《数字电路逻辑设计第七章半导体存储器.ppt》由会员分享，可在线阅读，更多相关《数字电路逻辑设计第七章半导体存储器.ppt（47页珍藏版）》请在三一办公上搜索。
1、第七章 半导体存储器,7.1 概述 7.2顺序存取存储器（SAM）7.3随机存取存储器（RAM）7.4只读存储器（ROM）,存储器的存储媒介有多种，应用范围也非常广泛。,软磁盘,磁带,硬盘,内存条,光盘,优盘,数码相机用SM卡,7.1 存储器概述,7.1 存储器概述,存储器：专用于存放大量二进制数码的器件,按材料分类 1)磁介质类软磁盘、硬盘、磁带、2)光介质类CD、DVD、MO、3)半导体介质类SDRAM、EEPROM、FLASH ROM、,按功能分类 主要分RAM和ROM两类，不过界限逐渐模糊 RAM:SDRAM,磁盘，ROM:CD,DVD,FLASH ROM,EEPROM,存储器一般概念
2、,讨论学习半导体介质类存储器件的结构功能和使用特点,半导体存储器是用半导体器件来存储二值信息的大规模集成电路。集成度高、体积小、可靠性高、价格低、外围电路简单且易于接口、便于自动化批量生产。半导体存储器主要用于电子计算机和某些数字系统，存放程序、数据、资料等。,7.1.1 半导体存储器的特点与应用,半导体存储器种类很多，其简单分类如下：,双极型存储器：,是以双极性触发器为基本存储单元，具有工作速度快，功耗大的特点，主要用于对工作速度要求较高的场合。,MOS型存储器,是以MOS触发器为基本存储单元，它具有集成度高、功耗小、工艺简单等特点，主要用于大容量存储系统中。,从制造工艺上分：,半导体存储器
3、分类,RAM(Random Access Memory)随机存取存储器,ROM(Read Only Memory)只读存储器,随机存取存储器：在运行状态可以随时进行读或写操作RAM信息易失：芯片必须供电才能保持存储的数据,SRAM,DRAM,只读存储器：通过特定方法写入数据，正常工作时只能读出ROM信息非易失：信息一旦写入，即使断电也不会丢失,ROM(工厂掩膜),PROM(一次编程),半导体存储器分类,EPROM(多次编程),从存取信息方式上分：,顺序存取存储器(SAM)：如先入先出型和先入后出型,SAM(Sequential Access Memory)顺序存取存储器,容量：存储单元总数（b
4、it），一个基本存储单元能存储位(Bit)的信息，即一个0或一个1。,存取时间：表明存储器工作速度，通常用读(或写)周期描述。,其它：材料、功耗、封装形式等等,7.1.3 存储器主要性能指标,1Kbit=1024bit=210bit 128Mbit=134217728bit=227bit,字长：一个芯片可以同时存取的比特数，存储器的读写操作是以字为单位的，每一个字可包含多个位。,1位、4位、8位、16位、32位等等,标称：字数位数,读操作和写操作时序图：存储器的工作时序关系,例如：,字数（通常以字节个数为单位）,字长（通常以字节为单位）,存储器,不同的存储器芯片，其存储容量是不同的。例如某一半
5、导体存储器芯片，共有4K个存储单元，每个单元存储8位二进制信息，则该芯片的存储容量是4K8bits或4K字节，简称4KB。,字节数（4K个字节数）,字节长B（一个字节8bits）,存储器,7.2顺序存取存储器（SAM）,动态CMOS反相器,动态CMOS移存单元,动态移存器和顺序存取存储器,Sequential Access Memory,动态CMOS反相器,由传输门和CMOS反相器组成。电路中T1、T2栅极的寄生电容C是存储信息的主要“元件”。,MOS管栅电容C的暂存作用,栅电容C充电迅速，放电缓慢，因此可以暂存输入信息。若每隔一定时间对C补充一次电荷，使信号得到“再生”，可长期保持C上的1信
6、号，这一操作过程通常称为“刷新”。CP的周期不能太长，一般应小于ms。,动态CMOS移存单元,动态CMOS移存单元由两个动态CMOS反相器串接而成。,当CP=1时，主动态反相器接收信息，从动态反相器保持原存信息；CP=0时，主动态反相器保持原存信息，从动态反相器随主动态反相器变化。每经过一个CP，数据向右移动一位。,动态CMOS移存单元,动态移存器和顺序存取存储器,动态移存器动态移存器可用动态CMOS移存单元串接而成，主要用来组成顺序存取存储器(SAM)。,动态移存器和顺序存取存储器,动态移存器动态移存器可用动态CMOS移存单元串接而成，主要用来组成顺序存取存储器(SAM)。,由于需要读出的数
7、据必须在CP的推动下，逐位移动到输出端才可读出，所以存取时间较长，位数越多，最大存取时间越长。,(1)循环刷新片选端为0。只要不断电，信息可在动态中长期保存。,先入先出(FIFO)型SAM,特点：每次对外读(或写)一个并行的位数据，即一个字。SAM中的数据字只能按“先入先出”的原则顺序读出。,图7-2-5 m4位FILO型SAM,I/O控制电路,1,EN,Q0,Qm-1,m位双向移存器,SL/SR,CP,G2,G1,I/O0,R/W,CP,EN,EN,I/O3,EN,1,1,1,Q0,Qm-1,m位双向移存器,SL/SR,CP,先入后出(FILO)型SAM,7.3随机存取存储器（RAM）,7.
8、3.1 RAM的基本结构,7.3.2 RAM芯片介绍,RAM容量扩展,二、RAM的存储单元（SRAM、DRAM）,一、RAM的结构框图,一、字长（位数）的扩展,二、字数的扩展,Random Access Memory,地址译码器：对外部输入的地址码进行译码，唯一地选择存储矩阵中的一个存储单元,输入/输出控制电路：对选中的存储单元进行读出或写入数据的操作,存储矩阵：存储器中各个存储单元的有序排列,7.3.1 RAM的结构,一、RAM的结构框图,7.3.1 RAM的结构,三组输入信号：地址输入、控制输入和数据输入一组输出信号：数据输出大容量RAM数据输入输出合为双向端口,1.存储矩阵,图中，102
9、4个字排列成3232的矩阵。为了存取方便，给它们编上号。32行编号为X0、X1、X31，32列编号为Y0、Y1、Y31。这样每一个存储单元都有了一个固定的编号，称为地址。,存储单元数量多，将存储单元排列成矩阵形式（存储器阵列）阵列中各单元的选择称地址译码,单译码:n位地址构成 条地址线。若n=10，则有1024条地址线,行列（双）译码:将地址分成两部分，分别由行译码器和列译码器共同译码,其输出为存储矩阵的行列选择线，由它们共同确定欲选择 的地址单元。,2地址译码,例如，输入地址码A9A8A7A6A5A4A3A2A1A0=0000000001，则行选线 X11、列选线Y01，选中第X1行第Y0列
10、的那个存储单元。,采用双译码结构。行地址译码器：5输入32输出，输入为A0、A1、A4，输出为X0、X1、X31；列地址译码器：5输入32输出，输入为A5、A6、A9，输出为Y0、Y1、Y31，这样共有10条地址线。,2地址译码,8根列地址选择线,32根行地址选择线,1024个存储单元，排成3284的矩阵,图中的每个地址译码选通时有四个存储单元同时输入输出；存储器容量为256字4位1024bit,存储器存储矩阵结构,3.片选及输入/输出控制电路,当选片信号CS1时，G5、G4输出为0，三态门G1、G2、G3均处于高阻状态，I/O端与存储器内部完全隔离，存储器禁止读/写操作，即不工作。,图7-3
11、-1 2561位RAM示意图,X地址译码器,Y 地址译码器,1,1,A0,A1,A2,A3,X0(行),X15,T0,T0,T15,Y0(列)Y15,A4,A5,A6,A7,位线,行,存储矩阵,I/O电路,G1,D,G4,G5,G2,I/O,R/W,&,1,EN,16,1,列,1,16,T15,位线,16,16,1,EN,1,EN,&,G3,从RAM的结构再看RAM指标的意义：,容量：指存储矩阵的大小，即阵列中所有存储单元的总数,字数2n：指地址单元的总数为2n，n为RAM外部地址线的 根数,字长：指每个地址单元中的数据位数；也即是每次寻址后 从存储器中读出（或写入）的数据位数,7.3.1 R
12、AM的结构,存储容量字数（2n）字长（数据位数）,1、静态MOS RAM（SRAM）,7.3.2 RAM存储单元,Xi=1，T5、T6导通，触发器与位线接通,Xi=0，T5、T6截止，触发器与位线隔离,Yj=1，Tj、Tj均导通，触发器的输出才与数据线接通，该单元才能通过数据线传送数据,来自行地址译码器的输出,来自列地址译码器的输出,7.3.2 RAM存储单元,1、静态MOS RAM（SRAM）,由于数据由触发器记忆，只要不断电，信息就可以永久保存。采用CMOS管，所以静态功耗极小。,2、动态MOS RAM（DRAM）,DRAM存储数据原理：,基于MOS管栅极电容的电荷存储效应,DRAM三个工
13、作过程：,写入数据,读出数据,刷新数据,存储数据的电容,存储单元,写入数据的控制门,读出数据的控制门,写入刷新控制电路,来自行地址译码器的输出,来自列地址译码器的输出,7.3.2 RAM存储单元,写入数据,若DI0，电容充电；,若DI1，电容放电。,当Xi Yj 0时，写入的数据由C保存。,G1开通，,G2被封锁，输入数据DI经G3反相，被存入电容C中。,&,&,DRAM工作描述,7.3.2 RAM存储单元,读位线信号分两路，一路经T5 由DO 输出；,另一路经G2、G3、T1对存储单元刷新。,G2开通，,G1被封锁，,读出数据,若C上充有,电荷且使T2导通，则读位线获得低电平，输出数据0；反
14、之，T2截止，输出数据1。,&,&,DRAM工作描述,7.3.2 RAM存储单元,若读位线为低电平，经过G3反相后为高电平，对电容C充电；,刷新数据,&,&,若读位线为高电平，经过G3反相后为低电平，电容C放电；,当,且Xi=1时，,C上的数据经T2、T3到达“读”位线，然后经写入刷新控制电路对存储单元刷新,此时,Xi有效的整个一行存储单元被刷新。由于列选择线Yj无效，因此数据不被读出,DRAM工作描述,7.3.2 RAM存储单元,(2)三管NMOS动态存储单元,3、单管NMOS动态存储单元,由一个门控管T和一个存储信息的电容CS组成。由于分布电容 C0 CS，所以位线上的读出电压信号很小，需
15、用高灵敏度读出放大器进行放大；且每次读出后必须立即对该单元进行刷新，以保留原存信息。,7.3.2 RAM存储单元,利用触发器保存数据写入时在D和/D上加上反相信号，引起触发器的翻转即可数据读出非破坏性，一次写入，可以反复读出存储单元占用管元多，每比特面积大、功耗高,动态存储单元,利用栅级电容上的存储电荷保存数据写入过程是给电容充电或放电的过程破坏性读出存储单元管元少、面积小、功耗低、利于海量存储需要刷新时序控制,存储单元特点比较：,静态存储单元,RAM的工作时序（以写入过程为例）,SRAM芯片M6264：,容量为：8192字8位（常称为8K 8）,7.3.3 RAM产品介绍,表7-3-2 HM6264工作状态,7.3.3 RAM产品介绍,M6264内部结构,2、RAM芯片(6116),6116为2K8位的静态CMOSRAM,7.3.3 RAM产品介绍,3、SRAM芯片：2114,地址线10根，数据线4根容量为：1024字4位（1K 4）,7.3.3 RAM产品介绍,RAM的容量扩展,1位扩展:位数扩展利用芯片的并联方式实现,RAM的容量扩展,1位扩展:位数扩展利用芯片的并联方式实现用8片1024（1K）1位RAM构成的10248位RAM系统。,2字扩展,RAM的容量扩展,2字扩展,例：用8片1K8位RAM构成的8K8位RAM。,RAM的容量扩展,RAM的容量扩展,
