《数字逻辑电路教程PPT第6章半导体存储器.ppt》由会员分享，可在线阅读，更多相关《数字逻辑电路教程PPT第6章半导体存储器.ppt（57页珍藏版）》请在三一办公上搜索。
1、第六章 半导体存储器,半导体存储器是一种由半导体器件构成的能够存储数据、运算结果、操作指令的逻辑部件。主要用于计算机的内存储器。本章对其特点、分类、技术指标予以简单介绍，并介绍基本存储单元的组成原理，集成半导体存储器的工作原理及功能。,半导体存储器的特点及分类按制造工艺不同:可把存储器分成TTL型和MOS型存储器两大类。TTL型速度快，常用作计算机的高速缓冲存储器。MOS型具有工艺简单、集成度高、功耗低、成本低等特点，常用作计算机的大容量内存储器。按存储二值信号的原理不同:存储器又分为静态存储器和动态存储器两种。静态存储器是以触发器为基本单元来存储0和1的，在不失电的情况下，触发器状态不会改变
2、；而动态存储器是用电容存储电荷的效应来存储二值信号的。电容漏电会导致信息丢失，因此要求定时对电容进行充电或放电。按工作特点不同：半导体存储器分成只读存储器、随机存取存储器和顺序存取存储器。,半导体存储器的技术指标存取容量：表示存储器存放二进制信息的多少。二值信息以字的形式出现。一个字包含若干位。一个字的位数称做字长。例如，16位构成一个字，那么该字的字长为16位。一个存储单元只能存放一个一位二值代码，即只能存一个0或者一个1。这样，要存储字长为16的一个字，就需要16个存储单元。若存储器能够存储1024个字，就得有102416个存储单元。通常，用存储器的存储单元个数表示存储器的存储容量，即存储
3、容量表示存储器存放二进制信息的多少。存储容量应表示为字数乘以位数。例如，某存储器能存储1024个字，每个字4位，那它的存储容量就为10244=4096，即该存储器有4096个存储单元。存储器写入（存）或者读出（取）时，每次只能写入或读出一个字。若字长为8位，每次必须选中8个存储单元。选中哪些存储单元，由地址译码器的输出来决定。即由地址码来决定。地址码的位数n与字数之间存在2n=字数的关系。如果某存储器有十个地址输入端，那它就能存210=1024个字。,半导体存储器的技术指标存取周期：存储器的性能取决于存储器的存取速率。存储器的存取速度用存取周期或读写周期来表征。把连续两次读（写）操作间隔的最短
4、时间称为存取周期。,只读存储器,半导体只读存储器(Read-only Memory,简称ROM)是存储固定信息的存储器。其特点是电路结构简单，电路形式和规格比较统一，在操作过程中只能读出信息不能写入。通常用其存放固定的数据和程序，如计算机系统的引导程序、监控程序、函数表、字符等。只读存储器为非易失性存储器，去掉电源，所存信息不会丢失。,分类,ROM按存储内容的写入方式，可分为固定ROM可编程序只读存储器(Programmable Read Only Memory，简称PROM)可擦出可编程序只读存储器(Erasable Programmable Read Only Memory，简称EPROM
5、)。,固定只读存储器ROM,固定ROM，在制造时根据特定的要求做成固定的存储内容，出厂后，用户无法更改，只能读出。有TTL型和MOS型ROM两种。ROM由地址译码器、存储矩阵、输出和控制电路组成，如图6-1所示。,图6-2是一个44位的NMOS固定ROM。,存储矩阵的输出和输入是或的关系，这种存储矩阵是或矩阵。地址译码器的输出和输入是与的关系，因此ROM是一个多输入变量（地址）和多输出变量（数据）的与或逻辑阵列。,位线与字线之间逻辑关系为：D0=W0+W1 D1=W1+W3 D2=W0+W2+W3 D3=W1+W3,可编程只读存储器(PROM),PROM的存储内容可以由使用者编制写入，但只能写
6、入一次，一经写入就不能再更改。PROM和ROM的区别在于ROM由厂家编程，而PROM由用户编程。出厂时PROM的内容全是1或全是0，使用时，用户可以根据需要编好代码，写入PROM中。,图6-4为一种PROM的结构图，存储矩阵的存储单元由双极型三极管和熔断丝组成。存储容量为328位，存储矩阵是32行8列，出厂时每个发射极的熔断丝都是连通的，这种电路存储内容全部为0。如果想使某单元改写为1，需要使熔断丝通过大电流，使它烧断。一经烧断，再不能恢复。,读写控制电路供读出和写入之用。在写入时，VCC接+12V电源，某位写入1时，该数据线为1，写入回路中的稳压管DW击穿，T2导通，选中单元的熔断丝通过足够
7、大的电流而烧断；若输入数据为0，写入电路中相对应的T2管不导通，该位对应的熔断丝仍为连通状态，存储的0信息不变。读出时，VCC接+5V电源，低于稳压管的击穿电压，所有T2管都截止，如被选中的某位熔断丝是连通的，T1管导通，输出为0；如果熔断丝是断开的，T1截止，读出1信号。,可擦可编程只读存储器(EPROM),PROM只能写一次的原因是熔断丝断了，不能再接通。EPROM的存储内容可以改变，但EPROM所存内容的擦去或改写，需要专门的擦抹器和编程器实现。在工作时，也只能读出。,可擦可编程只读存储器(EPROM),可擦除可编程存储器又可以分为：光可擦除可编程存储器UVEPROM(UltraViol
8、et Erasable Programmable ReadOnly Memory)电可擦除可编程存储器E2PROM(Electrical Erasable Programmable ReadOnly Memory)快闪存储器(Flash Memory)等。,1光可擦除可编程存储器EPROM,光可擦除可编程存储器EPROM(通常简称EPROM)是采用浮栅技术生产的可编程存储器，它的存储单元多采用N沟道叠栅MOS管(Stacked gate Injection Metal OxideSemiconductor)，简称SIMOS管，其结构及符号如图6-5所示。,图6-5,1光可擦除可编程存储器EPR
9、OM,控制栅Gc用于控制读出和写入，浮栅Gf用于长期保存注入电荷。Gf没有电荷时，在Gc上加入正常的高电平能够使漏-源之间产生导电沟道，SIMOS管导通。反之，在浮置栅上注入了负电荷以后，必须在控制栅上加入更高的电压才能抵消注入电荷的影响而形成导电沟道，因此在栅极加上正常的高电平信号时SIMOS管将不会导通。,图6-5,1光可擦除可编程存储器EPROM,当漏一源间加以较高的电压(约+20+25V)时，将发生雪崩击穿现象。如果同时在控制栅上加以高压脉冲(幅度约+25V，宽度约50mS)，则在栅极电场的作用下，一些速度较高的电子便穿越SiO2层到达浮置栅，被俘置栅俘获而形成注入电荷。浮置栅上注入了
10、电荷的SIMOS管，相当于写入了1，未注入电荷的相当于存入了0。,图6-5,1光可擦除可编程存储器EPROM,当移去外加电压后，浮栅上的电子没有放电回路，能够长期保存。当用紫外线或X射线照射时，浮栅上的电子形成光电流而泄放，恢复写入前的状态。照射一般需要15到20 分钟。为便于照射擦除，芯片的封装外壳装有透明的石英盖板。所以EPROM的写入和擦除一般需要专用的编程器。不太方便。,图6-5,2、E2 PROM,采用了一种叫做Flotox（Floating gate Tunnel Oxide）的浮栅隧道氧化层的MOS管，简称Flotox管。Flotox管与SIMOS管相似，它也属于N沟道增强型的M
11、OS管，并且有两个栅极控制栅Gc和浮置栅Gf，其结构及符号如图6-6所示。,图6-6,2、E2 PROM,Flotox管的浮置栅与漏区之间有一个氧化层极薄的隧道区。当隧道区的电场强度大到一定程度时，便在漏区和浮置栅之间出现导电隧道，电子可以双向通过,形成电流。这种现象称为隧道效应。加到控制栅Gc和漏极D上的电压是通过浮置栅一漏极间的电容和浮置栅一控制栅间的电容分压加到隧道区上的。为了使加到隧道区上的电压尽量大，需要尽可能减小浮置栅和漏区间的电容，因而要求把隧道区的面积作得非常小。,图6-6,2、E2 PROM,为了提高擦、写的可靠性,并保护隧道区超薄氧化层，在E2 PROM的存储单元中除lot
12、ox管以外还附加了一个选通管，如图6-7，T2为普通的N沟道增强型MOS管(也称选通管)。根据浮置栅上是否充有负电荷来区分单元的1或0状态。由于存储单元用了两只MOS管。限制了E2 PROM集成度的提高。,3快闪存储器(Flash Memory),快闪存储器收了EPROM结构简单、编程可靠的优点,又保留了PROM用隧道效应擦除的快捷特性,而且集成度可以作得很高。图6-8是快闪存储器采用的叠栅M0S管的结构示意图及及符号。其结构与SIMOS管相似,二者区别在于快闪存储器中MOS管浮置栅与衬底间氧化层的厚度不到SIMOS管中的一半。,3快闪存储器(Flash Memory),而且浮置栅一源区间的电
13、容要比浮置栅一控制栅间的电容小得多。当控制栅和源极间加上电压时,大部分电压都将降在浮置栅与源极之间的电容上。快闪存储器的存储单元就是用这样一只单管组成的，如图6-8(b)所示。,3快闪存储器(Flash Memory),快闪存储器糅合了PROM的特点，具有集成度高、容量大、成本低和使用方便优点。产品的集成度在逐年提高，有人推测，在不久的将来,快闪存储器很可能成为较大容量磁性存储器(例如PC机中的软磁盘和硬磁盘等)的替代产品。,例6-1,试用ROM设计一个能实现函数y=x2的运算表电路,x的取值范围为015的正整数。解：因为自变量x的取值范围为015的正整数,所以应用4位二进制正整数,用B=B3
14、B2B1B0表示,而 y的最大值是225,可以用8位二进制数Y=Y7Y6Y5Y4Y3Y2Y1Y0表示。根据y=x2的关系可列出Y7、Y6、Y5、Y4、Y3、Y2、Y1、Y0与B3、B2、B1、B0之间的关系如表6-2所示。,例6-1,例6-1,根据表6-2可以写出Y的表达式：Y7=（12，13，14，15）Y6=（8，9，10，11，14，15）Y5=（6，7，10，11，13，15）Y4=（4，5，7，9，11，12）Y3=（3，5，11，13）Y2=（2，6，10，14）Y1=0Y0=（1，3，5，7，9，11，13，15）根据上述表达式可画出ROM存储点阵如图6-9所示。,图6-9,第三
15、节 随机存取存储器,随机存取存储器RAM(Random Access Memory)可随时从任一指定地址存入(写入)或取出(读出)信息。在计算机中，RAM用作内存储器和高速缓冲存储器。RAM分为静态RAM和动态RAM；静态RAM又分为双极型和MOS型。,一、静态RAM,1、双极型RAM存储单元图6-10是射极读写存储单元电路，图中T1、T2为多发射极晶体管，与R1、R2构成触发器。一对发射极与行地址译码器的输出线(字线)Z信号相接；,图6-10,一、静态RAM,读出：字线为+3V，导通管发射极电流从位线流出。检测一根位线上是否有电流，可读出存储单元的状态。,图6-10,2、静态MOS型RAM,
16、双极型RAM的优点是速度快，但功耗大，集成度不高，大容量RAM一般都是MOS型的。存储单元有六管CMOS或六管NMOS组成，如图6-11所示。,2、静态MOS型RAM,T1、T2、T3、T4构成基本RS触发器，T5、T6为门控管，由行译码器输出控制其导通或截止。,2、静态MOS型RAM,当Xi为1时，T5、T6导通，触发器输出与位线连接；当Xi为0时，T5、T6截止，触发器输出与位线断开。,2、静态MOS型RAM,T7、T8是门控管，由列译码器输出控制其导通或截止，每一列的位线接若干个存储单元，通过门控管T7、T8和数据线相连。,2、静态MOS型RAM,当Yi=1时，T7、T8导通，位线和数据
17、线接通；Yi=0时，位线与数据线断开。T7、T8是数据存入或读出存储内容的控制通道。,二、动态RAM,动态RAM与静态RAM的区别在于：信息的存储单元是由门控管和电容组成。用电容上是否存储电荷表示存1或存0。为防止因电荷泄漏而丢失信息，需要周期性地对这种存储器的内容进行重写，称为刷新。动态MOS存储单元电路主要是三管和单管结构。,1、三管动态存储单元,三管动态MOS存储单元如图6-12所示。T2为存储管，T3为读门控管，T1为写门控管，T4为同一列公用的预充电管。代码以电荷的形式存储在T2管的栅极电容C中，C上的电压控制T2管的状态。,1、三管动态存储单元,读出数据：输入预充电脉冲，T4通，C
18、D充电到VDD，读数据线置1。使读选择线置1，若C上原来有电荷，T2、T3通，CD放电，数据线输出0。若C上没电荷，T2止，CD无放电回路，读数据线为1，相当反码输出。经读放大器放大并反相后输出即为读出数据。写入数据：令写选择线为高电平，T1导通，当写入1时，数据线为高电平，通过T1对C充电，1信号便存到C上。,1、三管动态存储单元,三管电路的读、写的选择线和数据线是分开的，刷新操作需要通过外围电路控制，所以电路比较复杂，存储单元与外围电路的连线也较多。,1、三管动态存储单元,图6-13是单管动态MOS存储单元电路，由门控管T和CS构成。写入信息时，字线为高电平，T导通，对电容CS充电，相当于
19、写入1信息。读出信息时，字线仍为高电平，T导通CS上信号电压VS经过T对C0提供电荷，CS上的电荷将在CS、C0上重新分配，读出电压VR为：,因为C0CS，所以读出电压比VS小得多，而且每读一次，CS上电荷要少很多，造成破坏性读出。所以通常要求将读出的数据重新写入原单元。,1、三管动态存储单元,单管电路的结构简单，但需要使用较灵敏的读出放大器，而且每次读出后必须刷新，因而外围控制电路比较复杂。动态存储单元的电路结构比静态存储单元的结构简单，所以可达到很高的集成度。但不如静态存储器使用方便，速度也比静态存储器慢得多。,三、集成RAM简介,正确使用2114 RAM的关键是掌握各种信号的时序关系。不
20、作详细介绍。,读写操作在(读/写信号)和(选片信号)的控制下进行。,当=0且=1时，实现读出操作,当=0且=0时执行写操作。,四、RAM的扩展,RAM的种类很多，存储容量有大有小。当一片RAM不能满足存储容量需要时，就需要将若干片RAM组合起来，构成满足存储容量要求的存储器。RAM的扩展分为位扩展和字扩展两种。位扩展如果一片RAM的字数满足要求，而位数不够时，应采用位扩展。字数满足要求，就是地址线满足要求。只要将若干片RAM并接起来，所有芯片的位线加起来作为扩展后的位线，便可以实现位扩展。,四、RAM的扩展,实现位扩展的原则是：多个单片RAM的I/O端并行输出，作为RAM的输出端数据线或称位线
21、。如两片四位RAM的I/O端并行输出，得八位RAM；,多个单片RAM的地址端对应接到一起，作为RAM的地址输入端。,多个单片RAM的 端接到一起，作为RAM的片选端（多片RAM同时被选中）；,多个单片RAM的 端接到一起，作为RAM的读/写控制端(RAM的读写控制端 只能有一个)；,四、RAM的扩展,图6-15是用4片2561位的RAM扩展成2564位的RAM的接线图。,四、RAM的扩展,字扩展在RAM的数据位的位数足够，而字数达不到要求时，需要进行字扩展。字数增加，地址线数就得相应增加。如2568位RAM的地址线数为8条，而10248位RAM的地址线数为10条。实现字扩展的原则是：多个单片R
22、AM的I/O端并接，作为RAM的I/O端（不需位扩展）；多个单片RAM构成字扩展之后，每次访问只能选中一片，选中哪一片，由字扩展后多出的地址线决定。,四、RAM的扩展,多个单片RAM的地址端对应接到一起，作为RAM的低位地址输入端。,多个单片RAM的 端接到一起，作为RAM的读/写控制端(RAM的读写控制端 只能有一个)；,多出的地址线经输出低有效的译码器译码，接至各片RAM的 端；,四、RAM的扩展,多个单片RAM的地址端对应接到一起，作为RAM的低位地址输入端。,多个单片RAM的 端接到一起，作为RAM的读/写控制端(RAM的读写控制端 只能有一个)；,多出的地址线经输出低有效的译码器译码
23、，接至各片RAM的 端；,四、RAM的扩展,例6-1试用10244位RAM实现40968位存储器。解：40968位存储器需10244位RAM的芯片数,根据2n=字数，求得4096个字的地址线数n=12，两片10244位RAM并联实现了位扩展，达到8位的要求。,地址线A11、A10接译码器输入端，译码器的每一条输出线对应接到二片10244位RAM的 端。连接方式见图6-17所示。,四、RAM的扩展,图6-17,习题,P160题6-1解：ROM的存储矩阵由与阵列和或阵列组成。与阵列的输入为地址码，输出为地址译码器的输出，包含了全部输入变量的最小项。或阵列的输出（数据输出）为最小项之和。这样，用具有
24、2n个译码输出和m位数据输出的ROM，可以得到一组最多为m个输出的n个变量的逻辑函数。,习题,P160题6-2解：四位二进制数0101，1010，0010，0100的结点图如图所示。,习题,P160题6-3解：由题图示ROM结点图可以得到：,由表达式画出波形图如图所示。,习题,P160题6-5解：5122位：512=29，故有9个地址输入端。1K8位：1K=1024=210，故有10个地址输入端。2K1位：2K=2048=211，故有11个地址输入端。16K1位：16K=214，故有14个地址输入端。2564位：256=28，故有8个地址输入端。64K1位：64K=216，故有16个地址输入端。,习题,P160题6-6解：将2561位扩展为（只给出所需芯片个数，逻辑图略）20841位为字扩展，需要2048=211=11个地址输入，需要片2561位RAM，一个3-8译码器。,10244为字、位同时扩展，需要1024=210=10个地址输入，需要 片2561位 RAM，一个2-4译码器。,2568位为位扩展，需要 8片2561位RAM。,
