《教学课件：第五讲-运算放大器及频率补偿分解.ppt》由会员分享，可在线阅读，更多相关《教学课件：第五讲-运算放大器及频率补偿分解.ppt（71页珍藏版）》请在三一办公上搜索。
1、模拟CMOS集成电路设计Design of Analog CMOS Integrated Circuit,Institute of VLSI Design,Hefei U.of Tech,第五讲 运算放大器及频率补偿,1,5.1 概述5.2 单级运放5.3 两级运放 5.4 增益的提高5.5 共模反馈5.6 输入范围5.7 转换速率5.8 电源抑制5.9 运放的频率补偿5.10 运放的设计,2,5.1 概述,一、运放定义 高增益的差动放大器，通常增益范围在101105。运放一般用来实现一个反馈系统，其开环增益大小根据闭环电路的精度要求来选取；,环路增益,A越大，Y/X对A的变化越不敏感，通过增
2、加或A使闭环增益更加精确。,闭环增益误差,3,二、性能参数1、增益 运放的开环增益确定了使用运放反馈系统的精度。高开环增益对于抑制非线性是必须的。2、小信号带宽当运放工作频率增加，开环增益下降，反馈系统误差加大。通常定义为单位增益频率，指运放开环电压增益下降 到1（或0dB）时的频率。也可以规定3dB频率f3dB。,在运放的整体设计中需对各参数进行折衷考虑。,对于单极点系统，A(s）=A0/（1+s/0），0是3dB带宽，A0 0是增益带宽积（GBW），决定闭环系统的时间常数。,4,3、输出摆幅 使用运放的多数系统要求大的电压摆幅以适应大范围的信号值。对大输出摆幅的需求使全差动运放使用十分普遍
3、。4、线性度 开环运放有很大的非线性，如漏电流和输入电压之间的非线性。提高线性度的方法：采用全差动实现方式抑制偶次项谐波；使用闭环系统，并提供足够的开环增益以达到足够的精度。5、噪声与失调 确定了能被处理的最小信号电平。,噪声和输出摆幅之间的折衷：电流不变，过驱动电压降低以提高输出摆幅，跨导增加，漏电流噪声增加。,电压输出摆幅和器件尺寸、偏置电流、速度相关，相互牵制，在设计时需全面考虑,大尺寸或大的偏置电流其噪声和失调较大,5,6、电源抑制 电源噪声会影响运放的性能，因此全差动结构更受欢迎。5.2 单级运放,简单运放结构,前面研究的全部差动放大器均称为运放。,注意两个电路极点区别,低频小信号增
4、益：,稳定性比较,镜像极点,6,“套筒式”共源共栅运放,要得到高增益，采用共源共栅结构,单端输出,增益数量级约为：,以减小输出摆幅，增加极点为代价。全差动电路输出摆幅：,镜像极点,7,套筒式运放的另一个缺点：很难将输入输出短接，以形成单位增益缓冲器。,什么条件下，M2和M4工作在饱和区？,M2饱和,M4饱和,输出电压摆幅：,小于阈值电压,8,套筒式共源共栅运放的缺点是较小的输出摆幅，以及很难将输入输出短接以形成单位增益缓冲器。折叠式共源共栅运放可以减小以上不利因素。,最小值可以是0电位,最大值可以是Vdd,折叠共源共栅尾电流源,NMOS共源共栅,PMOS共源共栅,9,PMOS为输入对管的折叠式
5、共源共栅运放结构,notice：（1）ISS1=ISS/2+ID3，折叠结构消耗更大的功率。（2）输入共模电平需大于Vb1-VGS3+VTHP，允许将输入和输出短接。,输入对管尾电流源,折叠共源共栅尾电流源,10,折叠式共源共栅运放的特点：（1）大的输出摆幅,比套筒式共源共栅运放的单边输出摆幅小了一个尾电流源的过驱动电压。M5、M6流过电流大，若器件尺寸小，需要较大的过驱动电压。,（2）小信号增益:,M5减小了输出阻抗,增益是NMOS套筒式共源共栅运放的1/31/2,折叠点X点的极点由于具有更大的电容，更靠近原点。,11,NMOS为输入对管的折叠式共源共栅运放结构,与PMOS作为输入管的结构相
6、比，NMOS作为输入管的折叠cascode运放可以提供更高的增益，但其折叠点上的极点更低（M3跨导低，此外，对于相同电流，M5的尺寸要更大，电容就更大）。,12,与套筒式共源共栅运放相比，折叠式共源共栅运放：输出摆幅大些，但具有较大的功耗、更低的增益和较低的极点频率。此外，由于输入、输出可以短接，输入共模电平更容易选择，获得更为广泛的应用。,（3）输入共模电平接近电源的一端电压（VDD或VSS）,输入共模电平可以等于VDD,以PMOS管为输入对管时，输入共模电平可以为0电平。,13,套筒式和折叠式共源共栅运放也可以设计成单端输出。,VOUT最大值：VDD（2VOD+Vth）,VOUT最大值：V
7、DD-2VOD,共源共栅电流镜,14,单端输出运放（a）与全差动运放（b）相比，存在缺点：1、仅能提供输出摆幅的一半；2、包含镜像极点，不如（b）稳定。,尽管全差动结构需要反馈环路来确定输出共模电平，还是全差动结构更好！,15,5.3两级运放 单级运放的缺点：1、增益被输入对管跨导与输出阻抗的乘积所限制；2、要获得高增益，如采用共源共栅结构，则限制输出摆幅。,采用两级运放，将增益和摆幅的要求分开处理：1、第一级提供高增益；2、第二级提供大的输出摆幅。,第二级采用简单的共源级，以提供最大的输出摆幅。,16,单边输出摆幅为：,总增益与共源共栅结构相当,17,要获得高增益，第一级可以采用共源共栅结构
8、。,18,两级运放也可以提供单端输出。方法之一是将两个输出级的差动电流转换成单端电压：维持了第一级的差动特性；若将输出与输入短接，形成单位增益缓冲器，其缺点：VOUTmin=VGS2+VISS，限制了输出摆幅。,能否级联比两级更多的级数来获得更高的增益？,每级运放引入至少一个极点，多级运放很难保证系统的稳定性。很少用多于两级的运放。,19,5.4 增益的提高,增益的提高可以通过进一步提高输出阻抗，而不是增加共源共栅器件！,一个有效的方法：通过反馈增大输出阻抗,电流电压反馈，提高输出电阻。强制Vx=Vb，驱动M2栅极，M2漏极电压的变化对Vx的影响减小，输出阻抗更高,等效为一个反馈电阻,检测电流
9、并转换为电压,直流偏置,辅助放大器,20,调节型共源共栅,调节型共源共栅,类似于三层共源共栅的增益,调节型共源共栅：Voutmin=VOD2+VGS3普通共源共栅：Voutmin=VOD2+VOD1,辅助放大器减小了输出摆幅。,对于小信号，Vb=0,增益为负还是为正？,21,将调节型共源共栅应用于差动共源共栅结构中：,在差动共源共栅级中采用调节型共源共栅提高输出阻抗,最小输出电压为：VOD3+VGS5+VISS2，输出摆幅比差动共源共栅结构小一个阈值电压,摆幅的限制来源于增益提高放大器中的NMOS差动对,X、Y为全差动信号,M5、M6差动对尾电流源,22,PMOS折叠式共源共栅的最小输入共模电
10、压可为0,对于PMOS差动对，VX和VY的共模输入电压可为0，对于该电路，VX和VY电压最小电压为：,最小输出电压：,相当于四层共源共栅结构,和差动共源共栅结构相当,23,调节型共源共栅技术可用到共源共栅运放的电流源负载上：,套筒式共源共栅,折叠式共源共栅,提高输出阻抗、增益,A1采用PMOS差动对,A2采用NMOS差动对,24,性能比较：,没有一种结构在所有性能指标上都能达到最优，设计时根据具体的性能要求来选择最合适的结构,25,5.5 共模反馈 全差动电路相对于单端电路的优点：更大的输出摆幅；避免了镜像极点，达到更高的闭环速度。然而，全差动电路需要“共模反馈”（CMFB）。,？,NMOS电
11、流镜确定的ISS和PMOS电流镜确定的ID3,4不匹配,输入输出共模电平均为VDD-ISSRD/2,实际上NMOS电流镜和PMOS电流镜存在失配，从而引起输出电压的变化,输入输出共模电平如何确定,差动负反馈,26,电流源失配会引起输出共模电压的变化：,由于NMOS电流镜确定的ISS和由PMOS电流镜确定的ID3,4存在不匹配，将产生（IP-IN)（RP|RN)的输出电压变化。,差动反馈不能确定共模电压，全差动电路需要共模反馈！,27,晚,必须增加共模反馈网络监测两输出端的共模电平，并调节运放的偏差电流。,CMFB反馈电路完成：检测输出共模电平和参考电压进行比较将误差送回放大器偏置网络，调节偏置
12、电流。,28,1、检测输出共模电平：,R1和R2必须比运放的输出阻抗大得多，否则会引起运放增益的下降。,29,（1）采用源跟随器和电阻检测输出共模电平要消除阻性负载影响，可以在两个输出端与检测电阻间插入源跟随器。,电压平移VGS，具有高输入阻抗,30,缺点：1、减小了输出摆幅（减小了一个阈值电压）；2、R1和R2，或I1和I2必须足够大，以保证输出端出现大的差动摆幅时，M7和M8不会“挨饿”。,若R1+R2或I1不够大，IX相对于I1足够大，因此ID7近似为0。此时，Vout,CM不代表实际的共模输出电平。,31,（2）采用工作在线性区的MOS管检测输出共模电平,M7、M8工作在深线性区，在P
13、点引入的总电阻为：,缺点：Vout，min=VTH，减小了输出摆幅；M7、M8保持工作在线性区较困难,32,2、反馈并控制输出共模电平,比较电路，将检测的Vout,CM与参考电压进行比较，以负反馈的形式加到NMOS电流源上。,若Vout，CM增加，尾电流增加，M5、M6漏电流减小，使Vout,CM变小。,33,检测共模电压,当Vout1、Vout2增加时，VP电压减小，尾电流源电流增加，输出共模电平下降。,全差动两级运放需要两个CMFB网络，每一级输出需要一个！,Vout,CM对器件的哦工艺参数以及Vb的值比较敏感,34,5.6 输入范围限制 输入共模电平在某些应用中要求有宽的输入摆幅,输入摆
14、幅接近输出摆幅,输出摆幅的限制由输入差动对确定，而不是由共源共栅支路确定。Vin,minVout,min=VGS2+VISS，比共源共栅支路 所允许的最小电压大一个阈值电压。,35,如何扩展输入共模范围？,将NMOS差动对和PMOS差动对结合起来。,36,5.7 转换速率（slew rate，SR，压摆率）反馈电路中的运放会出现“转换”的大信号特性。转换速率：又称压摆率，是指在大幅度阶跃信号输入情况下，输出电压的最大变化率。,Vin为幅值为V0的阶跃输入信号,阶跃响应的斜率正比于输出的终值。对于大的阶跃输入，输出则更陡。,SR=,37,对于一个由运放构成的线性反馈系统,斜率正比于终值，为“线性
15、稳定”。对于小的输入阶跃，输出响应遵循指数规律。,38,而对于大的输入阶跃，输出表现为具有不变的斜率。这种情况下的运放为转换状态。此时输出响应的斜率为“转换速率”。,大信号转换状态,小信号放大状态,39,运放小信号工作状态,随着电流对CL的不断充电，X点电压逐渐上升，差动对为工作状态,40,当V大到只使M1导通，而M2关断，若忽略被R1、R2抽取的电流，则产生斜率为ISS/CL的斜坡输出。只要M2维持关断，反馈环路则保持断开，对CL的充电电流不变，且与Vin无关。随着Vout上升，VX上升，M2导通，电路离开转换状态，回到小信号工作状态（放大器状态）。,41,转换是一种非线性现象，在转换过程中
16、，输出的变化表现出与输入无关的斜率。在处理大信号的高速电路中，转换是一种不希望的现象，它会限制大信号速度，而且转换期间，输入输出呈非线性关系，输出会变现很大的失真。,42,图示反馈放大器的转换速率,对于大的正阶跃信号，转换速率:,对于大的负阶跃信号，转换速率:,43,全差动套筒式运放的转换速率,当施加大的正阶跃电压，Vout1、Vout2为斜率 ISS/2CL的斜率。Vout1-Vout2转换速率为-ISS/CL；同理，施加大的负阶跃电压，Vout1-Vout2转换速率为+ISS/CL。,44,单端输出折叠式运放的转换速率,正转换速率为：,若IPISS，转换速率和IP无关，实际上取IPISS。
17、,45,5.8 电源抑制 运放的电源线通常含有噪声，电源抑制比可以衡量对电源噪声的抑制程度。电源抑制比（PSRR）：输入到输出的增益除以从电源到输出的增益。,46,有源电流镜为负载的差动对,有源电流镜为负载的差动对，其电源抑制比：电路对称，Vout=Vx，Vx=VDD-VSG，Vout=Vx=VDDVout/VDD=1,电源抑制比为：,47,5.9 运放的频率补偿 单端输出的套筒式运放 全差动输出的套筒式运放 两级运放的补偿,运放通常包含许多极点，对于多级运放系统更为如此，因此，运放通常必须进行“频率补偿”，以使闭环系统稳定。,48,频率补偿的方法：（a）把总的相移减至最小，使相位 交点往外推
18、（b）降低增益，使增益交点往里推,极点数最少，级数最少,降低增益，减小带宽,实际运放设计中，在满足其他要求的情况下，考虑：1、首先将极点数减至最小；2、降低增益，使增益交点向原点移动。,49,（1）单端输出的套筒式运放,估算极点的相对位置：1、运放的输出电阻高，在中等负载电容下，输出极点 最靠近原点，为主极点，通常定位在开环3dB处。2、第一非主极点：A点，该结点电容比X、N的大，CX=CGS5+CGS6+CDB5+CDB3+CGD3，且M5的小信号电阻为，也较大。3、第二非主极点：N点。比较N点和X（Y）点，M4和M7在相同过驱动电压情况下，PMOS器件宽，N点和Y点对地小信号电阻（1/gm
19、）相同，而N点具有较大的电容。,50,单端输出套筒式运放的环路增益波特图,如何补偿？,镜像极点wA通常限制了相位裕度。,使环路增益下降，增益交点向原点移动。,增加负载电容，降低主极点频率。,问题：1、主极点的移动只影响幅值曲线，而不影响相位曲线的关键部分。2、主极点下移多少？,53,51,补偿后，运放的单位增益带宽为（镜像极点，第一非主极点，满足基本的45相位裕度。要使运放达到宽带，应离原点尽量远。镜像极点是不希望的。,处增益为1，从 处以-20dB/dec向原点做一直线，得到，负载 电容增加到,降低增益，将增益交点向原点移动,52,更高输出电阻时环路增益波特图,增加Rout增大低频增益，虽然
20、主极点向原点移动，但并不改善相位裕度。影响相位裕度的是第一非主极点。,增加Rout，将增益交点向原点移动，是否可行？,53,（2）全差动套筒式运放,全差动套筒式运放与单端输出的套筒式运放相比，避免了镜像极点，仅含一个非主极点并且位于较高的频率，更大的带宽，且电路比较稳定。,主极点,非主极点,54,考虑N的极点：CN与M7输出电阻并联，降低了共源共栅的输出阻抗：,N点对输出极点的影响：减小输出阻抗；但Zout和负载电容的并联仍保持单极点，其时间常数RC为：,输出电阻和电容产生的,N节点产生的,PMOS共源共栅的极点和输出极点合并在一起，不产生额外的极点！,考虑N点对输出极点影响时，那么实际极点比
21、不考虑时略低些，因此可以忽略它的影响，可以说“信号看不见共源共栅电流源中的极点”,55,（3)两级运放的补偿,有三个极点，X处极点在较高频率处，而E点小信号电阻高，A点负载电容大，电路出现两个主极点。WE和WA的相对位置取决于设计和负载电容。,56,两级运放环路增益波特图,极点wp,E和wp,A均靠近原点，相位接近-1800，远低于第三个极点，即在第三个极点还未产生相移时，相位裕度都可能已接近零。,如何补偿？-其中一个主极点必须向远点移动；-补偿后的单位增益带宽不可能超过开环系统的第二极点（wp,A）的频率。-若减小E的值，则带宽被限制在一个很低的值（wp,A）。-要主极点变小，需要一个很大的
22、补偿电容。,假设wp,E更为主要,57,两级运放的密勒补偿,密勒补偿不仅降低了所需的电容值，还具有一个重要特性：“极点分裂效应”，蜜勒补偿后，把主极点向靠近原点的方向移动，而输出极点向离开原点的方向移动。,解决办法-密勒补偿,两级运放，第一级提供高输出阻抗，第二级提供适当的增益，为电容的密勒补偿提供条件（可以获得较大电容）。,用中等的电容建立低频极点,?,第一级,第二级,58,两级运放的简化电路,密勒补偿电容对输出结点电容的贡献不大，但高频下由于密勒电容的存在，M9栅极和漏极存在低阻抗通道（M9看做二极管连接器件，输出极点看到地的电阻减小,密勒补偿使运放两级间的极点向原点移动，使输出极点向离开
23、原点的方向移动。与在单个极间结点处加补偿电容比，密勒补偿提供大得多的带宽！,两级运放有一个位于右半平面的零点：,密勒补偿电容,电容增大,补偿前极点：,输出极点比补偿前增大gm9RL倍。,第一非主极点，决定带宽,59,右半平面零点的影响,该右半平面的零点：贡献更大的相移；减缓了幅值的下降，使增益交点更远离原点，降低了稳定性。,两级运放中右半平面零点是一个严重的问题！,较小,？如何消除或移动零点,60,增加调零电阻,可以将WZ移到左半平面，以便消除第一非主极点的影响，增加带宽。,解决办法：增加调零电阻R与补偿电容串联。,零点频率：,若,则,零点在左半平面,条件,RZ是工作在线性区的MOS管生成的，
24、因此需设计额外的电路给该MOS管提供合适的栅压。,改善零点频率，减小或消除它的影响,缺点是：1）很难保证式子成立，CL未知或变化时尤其如此，使RZ设计变得十分复杂。2）RZ的具体实现问题,61,5.10 运放的设计,两级CMOS运放,主要设计指标：1、直流增益AV2、单位增益带宽GB3、共模输入范围ICMR4、负载电容CL5、压摆率SR6、输出电压摆幅7、功耗,62,1、计算公式,1,2,两个主要极点：主极点Wp1，次极点Wp2一个由密勒补偿电容引起的零点Wz,M1饱和,M5饱和,镜像极点和零点基本可以抵消,63,2、设计思路及步骤,1、选择器件栅长L,2、由负载电容CL，以及相位裕度，确定补
25、偿电容CC,由于,才能满足60相位裕度,即,得：,64,3、由SR、CC确定差分输入对尾电流I5,4、根据最大共模输入电压，确定M3/M4的过驱及参数,5、根据GB，确定M1的跨导gm1，过驱，以及参数,65,6、根据最小共模输入电压，确定尾电流管M5的过驱及参数,66,7、为了达到60相位裕度，wp22.2GB，由此确定gm6，I6，M6过驱及参数,由M6、M4的镜像关系，确定M6参数,检查M6过驱Vod6是否满足最大输出电压要求，若不满足，减小Vod6，（W/L)6减小，gm6减小,67,方法1：,方法2：选择合适的Vod6，满足最大输出电压,8、确定第二级负载管M7的尺寸,M5、M7成镜像关系：,检查输出摆幅要求，若不满足，减小M7过驱，(W/L）7增大，I6增大，gm6增大,9、检查AV和功耗,若不满足要求：1）减小I5或I62）增加M2、M4或M6、M7的L，但需同比例增加W,68,直流电流、W/L和补偿电容与性能的关系,69,
