网络工程师辅导教程-计算机硬件基础.ppt

《网络工程师辅导教程-计算机硬件基础.ppt》由会员分享，可在线阅读，更多相关《网络工程师辅导教程-计算机硬件基础.ppt（143页珍藏版）》请在三一办公上搜索。

1、,全国计算机技术与软件专业技术资格（水平）考试网络工程师辅导教程,计算机硬件基础知识部分 主讲：范立南沈阳大学信息工程学院,内存按字节编址，地址从A4000H到CBFFFH，共有_(1)_个字节。若用存储容量为32K8bit的存储芯片构成该内存，至少需要_(2)_片。(1)A.80KB.96KC.160KD.192K(2)A.2 B.5 C.8 D.10,请试验做下题,解答,2004年下半年网络工程师上午试题1、2,答案：（1）C（2）B,计算机基础知识,计算机系统基本组成计算机的运算基础 数制及其转换 算术运算机内数据表示形式 原码、反码、补码、移码 定点数和浮点数 ASCII码 汉字编码,

2、计算机系统基本组成,计算机系统：硬件系统软件系统软件：程序数据相关的文档（软件是指为管理、运行、维护及应用计算机所开发的程序和相关文档的集合）,计算机系统基本组成,硬件系统：主机外存储器I/O设备 主机CPU+内存时钟电路中断控制电路DMA电路总线附属电路等 CPU运算器控制器 内存ROMRAMcache 外存储器：硬盘、软盘、光盘、磁带等大容量 I/O设备输入设备输出设备 输入设备：键盘、鼠标、扫描仪等 输出设备：显示器、打印机、绘图仪等,计算机系统基本组成,硬件系统典型结构：采用总线结构连接单总线结构：各部件间通过总线交换信息 优点：扩充I/O设备容易 缺点：分时使用总线，限制了信息传送的

3、吞吐量 适用：微机、小型机,计算机系统基本组成,双总线结构：CPU与主存间设专用高速存储总线以CPU为中心：I/O设备与主存间信息交换需经CPU进行 优点：控制线路简单，对I/O总线传送速率要求较低 缺点：CPU工作效率较低,计算机系统基本组成,双总线结构：CPU与主存间设专用高速存储总线以存储器为中心：主存可通过系统总线直接与I/O设备交换信息 优点：信息传送速率高 缺点：增加硬件投资,计算机系统基本组成,通道结构：I/O设备较多，输入输出操作频繁时采用 优点：可扩展性好、CPU负担轻、系统效率高 缺点：结构相对复杂、成本较高 适用：大、中型机,机内数据表示形式原码、反码、补码、移码,书写的

4、真值包括数值部分及其符号（/）真值在计算机中的表示称为机器数机器数的表示方法有原码、反码、补码、移码，要注意正、负数的区别正数的原码、反码、补码完全相同，其符号位为“0”，其余位取值不变对于负数，负数的原码其符号位为“1”，其余各位取值不变；负数的反码其符号位为“1”，其余各位在原码基础上按位取反；负数的补码其符号位为“1”，其余各位在原码的基础上按位求反，再在末位上加“1”,机内数据表示形式移码,机器数的又一种表示方法，又称增码常用来表示浮点数的阶码移码的符号位，用1表示正号，而0表示负号求法:把其补码的符号位直接变反即可,机器数的运算补码的加、减运算,运算规则,机器数的运算补码的加、减运算

5、,当运算结果超过定点数表示范围，则产生溢出进位判决法 令 表示次高位（最高数值位）向最高位（符号位）的进位，表示符号位的进位，则 时有溢出，否则无溢出 双符号位判决法 采用两位二进制数表示符号位：00正号 11负号 若运算结果符号位为01(正溢出）或10（负溢出),试题举例,用n个二进制位表示带符号纯整数时，已知X补、Y补，则当(46)时，等式 X补+Y补=X+Y补 成立。（46）A、-2n(X+Y)2n-1 B、-2n-1(X+Y)2n-1 C、-2n-1-1(X+Y)2n-1 D、-2n-1(X+Y)2n,试题举例,用n个二进制位表示带符号纯整数时，已知X补、Y补，则当(46)时，等式 X

6、补+Y补=X+Y补 成立。（46）A、-2n(X+Y)2n-1 B、-2n-1(X+Y)2n-1 C、-2n-1-1(X+Y)2n-1 D、-2n-1(X+Y)2n,答案：B,定点数表示,定点整数、定点小数小数点位置是约定的，并没有具体的硬件定点数的不足表示范围有限，太大或太小的数都不能表示除法不精确,浮点数的表示及其规格化,任意浮点数N可用阶码E和尾数F表示F:数值的有效数字决定精度，定点小数(带符号纯小数)E:小数点的位置决定数值范围，定点整数(带符号纯整数)R是阶码的底，又称基数，隐含表示，通常R=2，则E和F可分别指定为原码、反码、补码、移码特别注意E和F分别以什么码表示，否则就惨了浮

7、点数表示格式(格式非固定)：,浮点数的规格化,为了规范，规定在运算结束将运算结果存到机器中时，必须是规格化的浮点数规格化浮点数尾数的最高数值位是有效数字，即 正尾数 负尾数,试题举例,计算机中16位浮点数的表示格式为 0 3 4 15若阶码为移码且尾数为原码，则其十进制真值为 A；若阶码为移码且尾数为反码，则其十进制真值为 B；若阶码为补码且尾数为原码，则其十进制真值为 C；若阶码为补码且尾数为补码，则其十进制真值为 D，将其规格化后的机器码为 E。,供选择的答案,A-D:(1)0.078125(2)20(3)1.25(4)20.969375,答案,A:(2)B:(2)C:(1)D:(1)E:

8、(3),字符数据的表示方法,字符（包括数值、文字、英文字母）进入计算机时，必须转换成二进制，称字符编码BCD码：用4位二进制代码表示1位十进制数有权码:例,8421码等无权码:例,余3码,格雷码等注：余3码8421码0011 格雷码编码规则是相邻两个代码间只有一位不同,字符数据的表示方法,ASCII码：(American Standard Code for Information Interchange)用7位二进制数表示，可表示128个符号，包括字母、数字、专用字符和控制字符，国际标准ISO646，又称国际5号代码IA5。常用的7位ASCII码：30H39H对应十进制数09 41H对应大写A

9、 61H对应小写a，相差20H 20H表示空格SP 0DH表示回车CR,汉字的处理汉字编码,汉字的编码输入（外码）汉字的存储（内码）汉字的输出（字形码）,汉字信息处理系统模型输入输入码国标码内码字形码 输出,输入时汉字转化为输入码计算机处理汉字时采用机内码显示汉字时转化为显示字形码交换汉字时又采用交换码,试题举例,若某汉字的机内码为BFF0H，则该汉字的国标码为（1），而该汉字的区位码为（2）。（1）（2）A.3F70H B.1F50H C.2F80H D.DF0FH,答案：（1）A（2）B,计算机体系结构CPU,功能 指令控制：控制机器保证顺序执行程序 操作控制：指令分析 时间控制：对各种微

10、操作实施时间控制 数据加工：对数据做算术/逻辑运算得到结果,计算机体系结构CPU组成寄存器,累加器通用寄存器组：工作寄存器，提高运算速度标志寄存器：S,Z,C,O(或V),P指令寄存器IR地址寄存器：CS,DS,SP和程序计数器PC等注：上述寄存器分属于运算器和控制器,计算机体系结构 CPU组成运算器,功能 算术运算 逻辑运算基本结构 ALU 累加器ACC 寄存器组 多路转换器,计算机体系结构 CPU组成控制器CU,基本功能：时序控制、执行控制输入信号：时钟信号、指令寄存器IR、标志位、控制总线上的控制信号输出信号：CPU内的控制信号、发往控制总线的控制信号基本组成：指令寄存器IR、指令译码器

11、、程序计数器PC、时序部件、微操作形成部件、程序状态字PSW寄存器,计算机体系结构 控制器基本功能,时钟周期 时钟周期：T周期，机器主频，时间基准 机器周期（CPU周期）：微操作时间 指令周期：执行一条指令所需时间,计算机体系结构 控制器基本功能,中断控制逻辑 中断处理过程 中断响应过程：关中断；断点保护；入口地址置入PC 中断服务过程：保护现场；开中断；执行服务程序；关中断；恢复现场；返回,计算机体系结构 控制器基本功能,中断控制逻辑 中断的种类 按中断源的位置分：内部中断、外部中断 按中断源的类型分：硬件中断、软件中断 按中断源的屏蔽特性分：可屏蔽中断、非屏蔽中断,计算机体系结构 控制器基

12、本功能,中断控制逻辑多重中断：中断排队 中断嵌套,试题举例(2004年下半年网络工程师上午试题3）,中断响应时间是指(3)。(3)A.从中断处理开始到中断处理结束所用的时间B.从发出中断请求到中断处理结束所用的时间C.从发出中断请求到进入中断处理所用的时间D.从中断处理结束到再次中断请求的时间,答案：（3）C,试题举例(2003年程序员上午试题58）,在微型计算机中，采用中断方式的优点之一是(58)。（58）A简单且容易实现 BCPU可以不工作 C可实时响应突发事件 D传送速度最快,答案：C,试题举例(2004年上半年高程上午试题47）,在中断响应过程中，CPU保护程序计数器的主要目的是（47

13、）。（47）A.使CPU能找到中断服务程序的入口地址 B.为了实现中断嵌套 C.为了使CPU在执行完中断服务程序时能回到被中断程序的断点处 D.为了使CPU与I/O设备并行工作,答案：（47）C,计算机体系结构 控制器的实现,两种方法：硬布线逻辑（hardwired implementation)由组合电路实现微程序控制(micro-programmed implementation)CISC、RISC,试题举例(2003年程序员上午试题56）,下面关于组合逻辑控制器正确的描述是：_。A组合逻辑控制器是由软件实现的，所以比较灵活B组合逻辑控制器是由硬件实现的，因此速度很快C组合逻辑控制器是由软

14、件实现的，所以容易修改D组合逻辑控制器是一系列微指令实现的，因此体积很小,分析,按照控制信号产生的方式不同，控制器分为微程序控制器和组合逻辑控制器两类微程序控制器是将全部控制信号存储在控制器中。优点：控制信号的逻辑设计，实现及改动都较容易。缺点：产生控制信号所需的时间较长。组合逻辑控制器，又称硬布线方式控制器，是用组合逻辑的门电路实现控制信号。优点：产生控制信号所需的延迟时间少，对提高系统的运行速度有利。缺点：控制信号的逻辑设计复杂，用门电路实现也较困难，尤其要变动一些设计更不方便,答案：B,计算机体系结构存储器系统分类,按位置：内存（主存）、外存（辅存）按材料：磁存储器、半导体存储器、光存储

15、器按工作方式：读写存储器、只读存储器按访问方式：按地址访问、按内容访问按寻址方式：随机存储器、顺序存储器、直接存储器,计算机体系结构存储系统层次结构,三级结构 高速缓存Cache+主存辅存 目的是解决主存与CPU速度不匹配问题两级结构（主存辅存）目的是解决存储器容量不足的问题注：若将CPU内的寄存器也看成是一个层次，则可将存储系统增加一个层次,计算机体系结构存储器系统主存（半导体存储器）,RAM：断电后信息丢失，SRAM（集成度低，不需刷新），DRAM（集成度高，动态刷新）掩膜ROM：厂家写入PROM：一次性写入EPROM：紫外线擦除EEPROM：电可擦除闪存FM（flash memory)：

16、特性介于EPROM和EEPROM之间，类似EPROM，可用电信号进行删除工作（不能单字节），速度远快于EPROM，集成度与EPROM相当，高于EEPROM存储器周期：两次相邻存取之间所需时间存储器带宽：每秒钟能访问的bit数,试题举例,某内存按字节编址，存储器芯片的容量为16K4bit，用此芯片构成从40000H到BFFFFH的内存，要用（1）片这样的芯片。某EPROM芯片上有24条地址线A0A23，数据线为8条D0D7，该EPROM芯片的容量为（2）。（1）A.8 B.16 C.32 D.64（2）A.1024KB B.4MB C.8MB D.16MB,答案：（1）D（2）D,试题举例(20

17、00年高程上午试题10）,假设某计算机具有1M 字节的内存（目前使用的计算机往往具有64M字节以上的内存），并按字节编址，为了能存取该内存各地址的内容，其地址寄存器至少需要二进制 A 位。为使4字节组成的字能从存储器中一次读出，要求存放在存储器中的字边界对齐，一个字的地址码应 B。若存储周期为200ns，且每个周期可访问4个字节，则该存储器带宽为 C bits/s。假如程序员可用的存储空间为4M字节，则程序员所用的地址为 D，而真正访问内存的地址称为 E。,供选择的答案,A：1016 20 32B：最低两位为00 最低两位为10 最高两位为00 最高两位为10C：20M40M 80M 160M

18、D：有效地址程序地址 逻辑地址物理地址E：指令物理地址 内存地址数据地址,答案：A:(3)B:(1)C:(4)D:(3)E:(2),计算机体系结构存储器系统高速缓存Cache,特点位于CPU和主存之间容量小：几KB-几MB速度快：高于主存510倍，快速半导体存储器其内容是主存局部区域的副本Cache既可存放程序又可存放数据,计算机体系结构存储器系统高速缓存Cache基本结构,Cache存储体：一般由SRAM构成,计算机体系结构存储器系统高速缓存Cache基本结构,地址映像：把CPU送来的主存地址转换成Cache地址直接映像：每个主存页只能复制到某一固定的Cache页中优点：容易实现缺点：不够灵

19、活，不能充分利用Cache空间,计算机体系结构存储器系统高速缓存Cache基本结构,全相联映像：主存的每一页可映像到Cache的任意一页（没有对应关系）优点：灵活，Cache得到充分利用缺点：速度慢，成本高，不实用,计算机体系结构存储器系统高速缓存Cache基本结构,组相联映像：折衷组间采用直接映像，组内的页为全相联映像,计算机体系结构存储器系统高速缓存Cache基本结构,替换机构作用：由硬件组成，并按替换算法进行设计，其作用是指出应替换的页号，其目的是获得最高的命中率常用替换算法：先进先出（FIFO）近期最少使用（LRULeast Recently Used）,计算机体系结构存储器系统Cac

20、he的读写操作,读操作,访存时，将主存地址同时送主存和Cache,一则启动对主存的读操作，二则在Cache中按映像方式从中获取Cache地址,并将主存标记与Cache标记比较,若相同，则访问命中，从Cache中读出数据，因Cache速度比主存快，故不等主存读操作结束，即可继续下一次访存操作,若不相同，则访问未命中，则从主存中读取数据，并考虑是否按某替换算法更新Cache某页内容,计算机体系结构存储器系统Cache的读写操作,写操作：两种方法,写回法WB（write back或抵触修改法）：信息暂时只写入Cache，并用标志（“修改位”）加以注明，直到该页内容需从Cache中替换出来时，才一次写

21、入主存。优点：操作速度快缺点：在写回主存前，主存中没有这些内容，与Cache不一致，易造成失误,写直达法WT（或写通法write through）：信息在写入Cache时也同时写入主存（无修改标志位）优点：主存与Cache始终保持一致 缺点：速度慢,试题举例(2004年上半年程序员上午试题56、57）,在CPU执行一段程序的过程中，Cache的存取次数为3800次，由主存完成的存取次数为200次。若Cache的存取时间为5ns，主存的存取周期为25ns，则Cache的命中率为（56）；CPU的平均访问时间为（57）ns。（56）A.0.93 B.0.95 C.0.97 D.0.99（57）A.

22、5 B.6 C.7 D.8,答案：（56）B（57）B,Cache,假设Cache存储器分为指令体（I-Cache）和数据体（D-Cache）设指令Cache和数据Cache的访问时间均为Tc，主存的访问时间为Tm，指令Cache的命中率为Hi，数据Cache的命中率为Hd，CPU访存取指的比例为fi，则存储体系的等效访问时间为,举例,某机是由高速缓存与主存组成的两级存储系统，高速缓存存取周期Tc=50ns，主存存取周期Tm=400ns，访问Cache的命中率为0.96。（1）系统等效的存取周期Ta为多少？（2）如果将高速缓存分为指令体和数据体，使等效存取周期减少了10。在所有的访问操作中有2

23、0是访问指令体，而访问指令体的命中率仍为0.96，问数据体的访问命中率应是多少？,分析与解答,（1）系统等效存取周期为（2）设改进后的D-Cache的命中率为Hd，,试题举例(1998年高程上午试题8）,设有三个指令系统相同的处理机X、Y和Z，它们都有4K字节的高速缓冲存贮器(Cache)和32M字节的内存，但是其存取周期都不一样，如下表所示(Tic和Tim分别表示i处理机Cache存取周期和主存存取周期)；,若某段程序，所需指令或数据在Cache中取到的概率为P0.5，则处理机X的存储器平均存取周期为 A S。并假定指令执行时间与存储器的平均存取周期成正比，则此时三个处理机执行该段程序由快到

24、慢的顺序为 B。若 P0.65时，则顺序为 C。若 P0.8时，则顺序为 D。若 P0.85时，则顺序为 E。,供选择的答案,A：0.2 0.48 0.52 0.6 BE：X、Y、ZX、Z、Y Y、X、Z Y、Z、X Z、X、Y Z、Y、X,答案：A:(3)B:(6)C:(5)D:(2)E:(1),试题举例(1996年高程上午试题8）,在多级存储系统中，Cache处在CPU和主存之间，解决 A 问题。若Cache和主存的存取时间分别为T1和T2，Cache的命中率为H，则该计算机实际存取时间为 B。当CPU向存储器执行读操作时，首先访问Cache，如命中，则从Cache中取出指令或数据，否则从

25、主存中取出，送 C；当CPU向存储器执行写操作时，为了使Cache内容和主存的内容保持一致，若采用 D 法，同时写入Cache和主存。由于Cache容量比主存容量小，Cache满时，又要执行把主存信息向Cache写入时，就要淘汰Cache中已有的信息。为了提高Cache的命中率，常采用一种 E 替换算法。,供选择的答案,A:（1）主存容量扩充（2）主存和CPU速度匹配（3）多个请求源访问主存（4）BIOS存放B:（1）HT1+T2（2）(1-H)T1+HT2（3）T2-HT1（4）HT1+(1-H)T2C:（1）Cache（2）CPU（3）Cache和CPU（4）Cache或CPUD:（1）写

26、回（2）写通（3）映照（4）特征E:（1）LRU（2）FIFO（3）FILO（4）RANDOM,答案,A:（2）B:（4）C:（3）D:（2）E:（1）,试题举例(2002年高程上午试题53/54/55）,一般来说，Cache 的功能(53)。某 32 位计算机的 Cache 容量为 16KB，Cache 块的大小为 16B，若主存与 Cache 的地址映射采用直接映射方式，则主存地址为 1234E8F8（十六进制）的单元装入的 Cache 地址为(54)。在下列 Cache 替换算法中，平均命中率最高的是(55)。,供选择的答案,(53)A.全部由软件实现 B.全部由硬件实现 C.由硬件和软

27、件相结合实现 D.有的计算机由硬件实现，有的计算机由软件实现(54)A.00 0100 0100 1101(二进制)B.01 0010 0011 0100(二进制)C.10 1000 1111 1000(二进制)D.11 0100 1110 1000(二进制)(55)A.先入后出（FILO）算法 B.随机替换（RAND）算法 C.先入先出（FIFO）算法 D.近期最少使用（LRU）算法,答案:(53)B(54)C(55)D,试题举例(2004年下半年网络工程师上午试题7、8）,容量为64块的Cache采用组相联的方式映像，字块大小为128个字，每4块为一组。若主容量为4096块，且以字编址，那

28、么主存地址应为_(7)_ 位，主存区号应为_(8)_位。(7)A.16 B.17 C.18D.19(8)A.5 B.6 C.7 D.8,答案：（7）D（8）B,计算机体系结构存储器系统辅存,特点：容量大、可靠性高、价格低磁带存储器：顺序存取设备 分两种：启停式磁带机、数据流磁带机磁盘存储器 分两种：硬盘、软盘光存储器：利用激光束 分为：CD（数字音频信息）、CD-ROM（数字化编码信息、只读）、WORM(write-once read-many)、EOD(erasable optical disk反复读写),计算机体系结构存储器系统磁盘存储器,磁道：磁盘旋转一圈磁头在盘面上留下一个圆形轨迹称为

29、一个磁道道密度(tpi)：沿磁盘半径方向单位长度内磁道数位密度(bpi):沿磁道方向，单位长度内存储的二进制信息位数 注：单位长度指每毫米或每英寸存储容量：磁盘能存储二进制位信息的总量 非格式化容量存放数据的盘面数n每面磁道数t磁道周长（对应的）位密度 格式化容量=存放数据的盘面数n每面磁道数t每道扇区数s每个扇区存储的数据字节数b 注：一般情况，磁盘容量指格式化容量,计算机体系结构存储器系统磁盘存储器,存取时间：磁盘磁头接到读写信号，从当前位置移动到指定位置，并完成读写的时间存取时间包括寻道时间和寻找扇区的等待时间寻道时间(seek time查找时间)：磁头移动到目标磁道（或柱面）所需的时间

30、等待时间(rotational latency):待读写的扇区旋转到磁头下方所用时间。用磁道旋转一周所用时间的一半作为平均等待时间寻找不同磁道和等待不同区域花的时间不同，通常取其平均值称为平均存取时间,计算机体系结构存储器系统磁盘存储器,数据传输速率R：磁头找到地址后单位时间写入或读出的字节数。R=B/T B：一个磁道上记录的数据字节数 T：磁盘旋转一周所需时间 或 R每个扇区的字节数每道扇区数磁盘转速注：每个磁道上的记录的数据位数是相同的；不同磁道上的位密度不一样，越靠近盘心的磁道位密度越高,试题举例(2004年下半年网络工程师上午试题6）,单个磁头在向盘片的磁性涂层上写入数据时，是以_(6

31、)_方式写入的。(6)A.并行B.并串行 C.串行 D.串并行,答案：（6）C,试题举例(2004年上半年程序员上午试题58）,磁盘存取时间包括寻道的时间、定位扇区的时间以及读写数据的时间，若磁盘的转速提高一倍，则（58）。（58）A.平均存取时间减少 B.平均寻道时间减少 C.存储道密度增加一倍 D.平均寻道时间增加,答案：（58）A,试题举例(2003年程序员上午试题5254）,某硬磁盘有5个记录面，记录面上有效记录区域的内径为20cm，外径为30cm。内层磁道上记录的位密度为250bitmm，道密度为10道mm，每一磁道上分为16个扇区，每个扇区记录1KB(字节)，磁盘旋转速度为1000

32、0转分。则该硬磁盘的非格式化容量约为（52）MB；格式化容量约为（53）MB；该硬磁盘的数据传输速率约为（54）MBS。（52）A37 B42 C47 D56（53）A25 B29 C33 D39（54）A1.8 B2.2 C2.6 D3.1,答案：（52）C（53）D（54）C,计算机体系结构I/O技术接口功能,完成设备间的物理连接地址译码在主机与I/O设备间交换数据、控制命令及状态信息支持主机采用程序查询、中断、DMA等访问方式提供主机和I/O设备所需的缓冲、暂存、驱动能力，满足一定的负载要求和时序要求进行数据类型、格式等方面的转换,计算机体系结构I/O技术接口分类,按数据传送格式：并行接

33、口、串行接口按主机访问I/O的控制方式：程序查询接口、中断接口、DMA接口按时序控制方式：同步接口、异步接口,计算机体系结构I/O技术I/O接口编址方式,统一编址独立编制,试题举例(2004年上半年高级程序员上午试题46）,若某个计算机系统中，内存地址与I/O地址统一编址，访问内存单元和I/O设备是靠_(46)_来区分的。A数据总线上输出的数据B不同的地址代码 C内存与I/O设备使用不同的地址总线 D不同的指令,答案：（46）B,计算机体系结构CPU与外设间交换数据的方式,直接程序控制方式：数据的I/O完全由CPU控制，包括无条件（立即传送）、查询方式程序中断方式：CPU利用率高DMA方式（d

34、irect memory access）获取总线3种方式：暂停方式：DMAC请求控制总线 周期窃取方式：请求CPU进入空闲态，插入一个DMA周期，传完一字后，总线还CPU 共享方式：CPU不用总线时由DMAC进行DMA传输通道控制方式：输入输出处理机IOP，效率高,计算机体系结构I/O系统常见输入设备,键盘鼠标器、跟踪球（轨迹球）、操纵杆光笔输入图像输入设备（数码相机、摄像机）语音输入设备光学字符识别（OCR）扫描仪条码输入中文手写输入系统,计算机体系结构I/O系统常见输出设备,显示设备 按显示器件分：阴极射线管显示器CRT、液晶显示器LCD、等离子显示器等 按显示内容分：字符、图形、图像显示

35、器打印设备 击打式：点阵式打印机（针打）非击打式：喷墨式、激光打印机绘图仪音频输出设备,计算机体系结构I/O系统设备接口,微机上新型的常用接口（外总线）USB(Universal Serial Bus):通用串行总线(4条线2数据2电源)，USB1.0传送率12Mb/s，USB2.0为480Mb/s，可连多个设备（127个），支持即插即用及热插拔，支持异步传输模式 IEEE 1394:串行总线(6条线=2数据2控制2电源），传送率400Mb/s3.2Gb/s，可连多个高速设备（63个），支持即插即用及热插拔，支持同步和异步传输模式 PCMCIA(Personal Computer Miniat

36、ure Communications Interface Adapter):个人计算机小型通信接口适配器，用于便携机，又称PC卡插槽，可插闪存、SRAM、Modem等,指令系统指令格式,在计算机内部，机器指令以二进制位形式表示和存放为方便描述和讨论，通常以助记符的形式来表示机器指令指令格式：2个基本部分 操作码（操作功能）、地址码（操作对象）,指令系统指令的寻址方式,立即寻址:ADD AX,100直接寻址:ADD AX,100寄存器寻址:ADD AX,BX寄存器间接寻址:ADD AX,BX间接寻址:ADD AX,100变址寻址:ADD AX,DI+100相对寻址:ADD AX,*100,指令系

37、统指令的执行过程,按程序指针PC中的地址从内存中读取指令,对指令译码以确定其所要实现的功能,计算操作数的地址,从该地址读取操作数,执行操作,保存结果,计算下一条要执行指令的地址并存入PC,指令系统指令的种类和功能,数据传送类 数据传送 数据交换 堆栈操作输入/输出类算术运算类 逻辑运算类移位操作类（算术移位、逻辑移位、循环移位）,指令系统指令的种类和功能,程序控制类串操作类处理机控制类数据转换类,试题举例(2002年程序员上午试题56、57）,计算机指令系统中采用不同寻址方式的主要目的是（56）。在下列寻址方式中取得操作数速度最慢的是（57）。(56)A、可直接访问内存或外存 B、提供扩展操作

38、码并降低指令译码难度 C、简化汇编指令的设计 D、缩短指令长度，扩大寻址空间，提高编程灵活性(57)A、相对寻址 B、基址寻址 C、寄存器间接寻址 D、存储器间接寻址,答案：（56）D（57）D,试题举例(2002年程序员上午试题60）,对8位补码操作数(A5)16，进行2位算术右移的结果为(60)。(60)A、(D2)16 B、(52)16 C、(E9)16 D、(69)16,答案：（60）C,试题举例(2004年上半年高程上午试题50）,从基本的CPU工作原理来看，若CPU执行MOV R1,R0指令（即将寄存器R0的内容传送到寄存器R1中），则CPU首先要完成的操作是（50）（其中PC为程

39、序计数器；M为主存储器；DR为数据寄存器；IR为指令寄存器；AR为地址寄存器）（50）A.(R0)R1 B.PC AR C.M DR D.DR IR,答案：（50）B,试题举例(2003年高程上午试题51、52）,某计算机有14条指令，其使用频度分别如表所示。这14条指令的指令操作码用等长码方式编码，其编码的码长至少为(51)位。若只用两种码长的扩展操作码编码，其平均码长至少为(52)位。,供选择的答案,(51)A3 B4 C5 D6(52)A2.8 B3.4 C3.8 D4.2,答案：（51）B（52）B,计算机性能,计算机系统性能指标主要取决于计算机的本质属性时空属性衡量机器性能的惟一固定

40、而且可靠的标准就是真正执行程序的时间,计算机性能性能因子CPI,一个程序在CPU上运行所需的时间TCPU（或TE）表示为 TCPU=TE=INCPITC IN要执行程序中的指令总数 TC处理器时钟周期，计算机内部操作的基本时间单位，其倒数fc是时钟频率，即CPU主频 CPI执行每条指令所需的平均时钟周期数（Clock cycle Per Instruction）,计算机性能常用指标MIPS,MIPS(Million Instructions Per Second)每秒百万条指令机器工作频率越高，或CPI越小，其MIPS值越高从一定程度上反映了机器的性能,计算机性能常用指标MFLOPS,MFLO

41、PS(Million Floating point Operations Per Second)每秒百万浮点运算 其中IFN表示浮点运算次数 由于MFLOPS取决于机器和程序两个方面，因此MFLOPS只能用来衡量机器浮点操作的性能，而不能体现机器的总体性能适于评价向量机，因为MFLOPS是基于操作而非指令的，故可用来比较两种不同的机器MFLOPS和MIPS量值关系无统一标准。但一般认为1次浮点运算需3条指令，即,试题举例(1997年高级程序员上午试题8),某CPU的主振频率为100兆赫，平均每个机器周期包含4个主振周期。各类指令的平均机器周期数和使用频度如下表所示，则该计算机系统的速度为平均约

42、_A_兆指令/秒。,试题举例(1997年高级程序员上午试题8),若某项事务处理工作所要执行的机器指令数是：控制程序（以访内、比较与转移及其它指令为主）220000条指令和业务程序（以包括乖除在内的算术逻辑运算为主）90000条指令，且指令使用频度基本如上表所示，则该计算机系统的事务处理能力约为_B_项/秒。若其它条件不变，仅提高主振频率至150兆赫，则此时该计算机速度为平均约_C_兆指令/秒，对上述事务的处理能力约为_D_项/秒。若主频仍为100兆赫，但由于采用了流水线和专用硬件等措施，使各类指令的每条指令平均机器周期数都变为1.25，此时，计算机的速度平均约_E_兆指令/秒。,供选择的答案,

43、A E：1 5 10 15 20 33.3 50 66.7 100 200,答案,A.B.C.D.E.,CISC与RISC,一种指令系统中的指令支持哪些类型（如算术和逻辑运算、数据传输、控制、系统、浮点、十进制、字符串等）的操作，属于指令系统结构功能设计问题在这一问题处理上有两种截然不同的方向一个方向是强化指令功能，实现软件功能向硬件功能转移，称之为复杂指令集计算机CISC另一个方向是尽可能降低指令集结构的复杂性，以达到简化实现，提高性能的目的，称之为精简指令集计算机RISC,试题举例(1999年高程上午试题12）,计算机执行程序所需的时间P，可用PI*CPI*T来估计，其中I是程序经编译后的

44、机器指令数，CPI是执行每条指令所需的平均时钟周期数，为每个时钟周期的时间。RISC计算机是采用 来提高机器的速度。它的指令系统具有 B 的特点。指令控制部件的构建，C。RISC机器又通过采用 来加快处理器的数据处理速度。RISC的指令集使编译优化工作 E。,供选择的答案,A：虽增加CPI，但更减少I 虽增加CPI，但更减少T 虽增加T，但更减少CPI 虽增加I，但更减少CPIB：指令种类少 指令种类多 指令寻址方式多 指令功能复杂,供选择的答案,C：CISC更适于采用硬布线控制逻辑，而RISC更适于采用微程序控制 CISC更适于采用微程序控制，而RISC更适于采用硬布线控制逻辑 CISC和R

45、ISC都中采用微程序控制 CISC和RISC都只采用硬布线控制逻辑D：多寻址方式 大容量内存 大量的寄存器 更宽的数据总线E：更简单 更复杂 不需要 不可能,答案,A:(4)B:(1)C:(2)D:(3)E:(1),计算机体系结构总线,一组信号线连接多个设备的信息传送通道任何连接两个以上元器件的电子线路均可称总线分类 芯片内总线：集成电路芯片内各部分的连接 元件级总线：一块电路板内各元器件间的连接 内总线(系统总线)：计算机各组成部分间的连接 外总线(通信总线)：计算机与外设或计算机间的连接,计算机体系结构计算机系统的分类Flynn分类法,SISD:单指令流单数据流（传统计算机）SIMD:单指

46、令流多数据流，如并行处理机（资源重复技术）、流水结构的单机系统（时间重叠技术）MISD:多指令流单数据流MIMD:多指令流多数据流，如多处理机系统,计算机体系结构并行处理技术,并行性：在同一时刻或同一时间间隔完成两种或两种以上性质相同或不相同的工作，主要在时间上互相重叠，都存在并行性,计算机体系结构并行处理技术并行措施,时间重叠：引入时间因素。如：流水线处理机资源重复：引入空间因素。如：多处理机系统、阵列式处理机资源共享：引入时间因素。如：分布式处理系统、计算机网络,计算机体系结构并行处理技术阵列处理机,又称并行处理机，属于SIMD从指令执行过程看，SIMD计算机每次只能执行一条指令，仍是串行

47、的，但从执行数据的过程看，由于多个处理单元在同时执行一条指令时，产生了多个数据流，因此具有数据并行性采用资源重复技术两种典型结构：具有分布存储器的并行处理机结构 具有共享存储器的并行处理机结构,试题举例(2003年高程上午试题48）,单指令流多数据流计算机由(48)。(48)A单一控制器、单一运算器和单一存储器组成 B单一控制器、多个执行部件和多个存储器模块组成 C多个控制部件同时执行不同的指令，对同一数据进行处理 D多个控制部件、多个执行部件和多个存储器模块组成,答案:（48）B,试题举例(2004年下半年网络工程师上午试题5）,在单指令流多数据计算机（SIMD）中，各处理单元必须_(5)_

48、。(5)A.以同步方式，在同一时间内执行不同的指令B.以同步方式，在同一时间内执行同一指令C.以异步方式，在同一时间内执行不同指令D.以异步方式，在同一时间内执行同一指令,答案：（5）B,试题举例(2004年上半年高程上午试题49）,现有四级指令流水线，分别完成取指、取数、运算、传送结果四步操作。若完成上述操作的时间依次为9ns、10ns、6ns、8ns，则流水线的操作周期应设计为（49）ns（49）A.6 B.8 C.9 D.10,答案：（49）D,试题举例(2004年下半年网络工程师上午试题4）,若指令流水线把一条指令分为取指、分析和执行三部分，且三部分的时间分别是t取指2ns，t分析2n

49、s，t执行1ns。则100条指令全部执行完毕需_(4)_ns。(4)A.163B.183C.193 D.203,答案：（4）D,试题举例(2000年高程上午试题11）,现采用四级流水线结构分别完成一条指令的取指、指令译码和取数、运算以及送回运算结果四个基本操作，每步操作时间依次为60ns，100ns，50ns和70ns。该流水线的操作周期应为 A ns。若有一小段程序需要用20条基本指令完成（这些指令完全适合于流水线上执行），则得到第一条指令结果需 B ns，完成该段程序需 C ns。在流水线结构的计算机中，频繁执行 D 指令时会严重影响机器的效率。当有中断请求发生时，采用不精确断点法，则将

50、E。,供选择的答案,A：50 70 100 280B：100 200 280 400C：1400 20002300 2600D：条件转移无条件转移 算术运算 访问存储器E：仅影响中断反应时间，不影响程序的正确执行 不仅影响中断反应时间，还影响程序的正确执行 不影响中断反应时间，但影响程序的正确执行 不影响中断反应时间，也不影响程序的正确执行,答案,A:(3)B:(4)C:(3)D:(1)E:(2),试题举例(2002年高程上午试题56）,设某流水线计算机主存的读/写时间为 100ns，有一个指令和数据合一的 cache，已知该 cache 的读/写时间为 10ns，取指令的命中率为 98，取数